




دانشگاه سمنان

دانشکده مهندسی برق و کامپیوتر

دستور کار آزمایشگاه

مدارهای منطقی

گروه الکترونیک



فهرست:


- آزمایش اول- گیت‌های منطقی ۳
- آزمایش دوم- آشنایی با چند نمونه مدار لاجیک و بدست آوردن پارامترهای IC ها..... ۷
- آزمایش سوم - آشنایی با چند نمونه مدارهای ترکیبی (۱) ۱۷
- آزمایش چهارم- آشنایی با مدارهای ترکیبی (۲) ۲۳
- آزمایش پنجم- مدارهای ترتیبی ۲۴
- آزمایش ششم- آشنایی با تراشه‌های شمارنده ها ۲۸
- آزمایش هفتم- آشنایی با شیفت رجیسترها ۳۵
- آزمایش هشتم- آشنایی با ALU ۴۰
- آزمایش نهم- آشنایی با مدارهای انتقال سریال اطلاعات ۴۱
- آزمایش دهم- آشنایی با مدارهای محاسباتی سریال ۴۲

آزمایش اول - گیت‌های منطقی

مقدمه: گیت‌های منطقی که با استفاده از ایده منطق سوئیچینگ ساخته شده‌اند کاربرد عینی جبر بول را در سیستم‌های دیجیتال نشان می‌دهند.

گیت‌های منطقی از ترکیب عناصر ساده الکترونیکی نظیر دیود، مقاومت و ترانزیستور بوجود آمده‌اند و با توجه به ویژگی و نوع کاری که انجام می‌دهند برحسب معادل منطقی شان نامگذاری شده‌اند که در حقیقت بیان‌کننده عملیات منطقی جبر بول به زبان الکترونیک دیجیتال هستند. با توجه به نحوه کار و راندمان و فاکتورهای فیزیکی مورد نظر، گیت‌های منطقی را با ترکیبات مختلف از عناصر نامبرده می‌توان ساخت. گیت اصلی در مدارهای مجتمع دیجیتال، NAND یا NOR می‌باشد که در این آزمایش به بررسی مدارهای اولیه آن می‌پردازیم.

آزمایش ۱-۱: مداری مطابق شکل (۱-۱) ببندید بکمک آزمایش، جدول صحت فیزیکی را در حالت‌های زیر تشکیل دهید.



الف- $V_R = 5V$ و ورودیها صفر یا $5V$ +.

ب- $V_R = 0V$ و ورودیها صفر یا $5V$ -.

- جهت دیودها را معکوس نمائید و آزمایش را برای حالت های زیر تکرار کنید.

ج- $V_R = 0V$ و ورودیها صفر یا $5V$ +.


د- $V_R = -5V$ و ورودیها صفر یا $5V$ -.

سوال ۱- با تشکیل جدول صحت منطقی در منطق مثبت و منفی برای حالت های چهارگانه فوق نوع مدار را مشخص کرده و نتیجه را در جدول (۱) یادداشت نمائید.


	الف	ب	ج	د
منطق منفی				
منطق مثبت				

جدول (۱)

سوال ۲- در صورتیکه طرازهای منطقی مطابق دیاگرام زیر باشد حداقل مقاومت باری که گیت فوق (شکل ۱-۱) در حالت (الف) می تواند تغذیه نماید چقدر است؟



آزمایش ۱-۲ : مداری مطابق شکل (۱-۲) ببینید :



شکل (۱-۲)

الف- به کمک آزمایش، جدول صحت فیزیکی آن را بدست آورید.

ب- مقدار $R_r = 4/7 \text{ k}\Omega$ قرار داده و آزمایش را تکرار کنید.


سؤال ۳- در صورتیکه $0 \leq V(0) \leq 1$ و $0 \leq V(1) \leq 2$ باشد، با تشکیل جدول صحت منطقی در منطق مثبت، نوع مدار و رابطه منطقی (x) را در هر دو حالت الف و ب مشخص نمایید.


سؤال ۴- تاثیر مقاومت R_r در مدار را شرح دهید. (مقایسه حالات الف و ب)

سؤال ۵- برای آنکه مدار صحیح عمل نماید رابطه ای که نسبت $\frac{R_1}{R_r}$ را معین می کند بدست آورید.

سؤال ۶- در صورتیکه در مدار فوق ($V = 0/5$ دید) باشد R_{2max} را بدست آورید.

آزمایش ۱-۳ : مداری مطابق شکل (۱-۳) ببینید :





شکل (۱-۳)

الف- با استفاده از ترانزیستور Si و یکمک آزمایش، جدول (۲) را کامل نمائید.

A	x	I_C از طریق محاسبه	وضعیت ترانزیستور
+۵			
۰			
باز			

جدول (۲)

سؤال ۷- مدار فوق چه عملی را انجام می دهد؟




ب- مدار شکل ۱-۱ و ۱-۳ را مطابق شکل روبرو بدنبال هم ببندید.

ضمن تشریح عملکرد دیود و بدست آوردن نوع مدار آزمایش زیر را انجام دهید:

موج مربعی با فرکانس ۱۰ کیلوهرتز و دامنه (۵-۰) به ورودی A اعمال نموده و شکل

موج خروجی را برای $B = +5V$ ، $B = 0V$ ، و $B = -5V$ ترسیم کنید.

سؤال ۸- تابع خروجی شکل (۱-۴) را بدست آورید.



شکل (۱-۴)

آزمایش دوم- آشنایی با چند نمونه مدار لاجیک و بدست آوردن پارامترهای IC ها

مقدمه : پیشرفت سریع علم الکترونیک عامل پیدایش خانواده‌های مختلف لاجیک گردیده است که هر خانواده بنا به مدار داخلی اش دارای ویژگی‌هایی می‌باشد. بطور کلی پارامترهای مهمی که در خانواده‌های لاجیک مورد نظر می‌باشند عبارت از سرعت انتشار، ظرفیت خروجی، توان مصرفی، امنیت اغتشاش هستند. برخی از خانواده‌های لاجیک عبارتند از:

RTL = Resistor Transistor Logic.

DTL = Diod Transistor Logic


HTL = High Threshold Logic.

I²L = Integrated Injection Logic.

ECL = Emitter Coupled Logic.

TTL = Transistor Transistor Logic. MOS, CMOS

RTL و DTL از خانواده های اولیه لاجیک بوده و با پیشرفت و گسترش آنها، TTL بوجود آمده اند. HTL مداری نظیر DTL دارند با این تفاوت که با بهره گیری از دیودهای زنر می توان از آنها در محیط های با نویز زیاد استفاده نمود. I²L از خانواده هایی است که اخیراً بسیار مورد استفاده قرار می گیرد و مهم ترین ویژگی آن امکان افزایش دانسیته گیت در هر IC می باشد، لهذا در توابع LSI مورد استفاده قرار می گیرد. شکل ۱-۲ گیت اصلی این خانواده می باشد و بکمک آن مدارها و توابع گوناگون قابل ساخت در IC است.



شکل (۱-۲)




TTL بزرگترین و پرکاربردترین و از نظر قیمت بهترین خانواده مدارهای لاجیک محسوب می شوند و از نظر سرعت و توان مصرفی دارای انواع مختلف می باشند که در جدول (۱)

معرفی شده اند.

Name	Abreuiation	Propagation Delay (ns)	Power Dissipation Pergatemw
Standard TTL	TTL	10	10
Low power TTL	LTTL	33	1
High speed TTL	HTTL	6	22
Schottky TTL	STTL	3	19
low power - Schottky TTL	LSTTL	9.5	2

جدول (۱)

* برای یادآوری به جزوات درسی و یا کتاب Digital Design از Mano مراجعه نمایید.
در کلیه حالت های فوق خروجی گیت ها می تواند به یکی از سه فرم Totem- pole, open- collector و tri - state باشد. در شکل (۲-۲) نمونه هایی از گیت های فوق الذکر نمایش داده شده اند.



شکل (۲-۲)

مهمترین کاربرد گیت های O.C جهت تحریک لامپ یا رله و wired کردن چندین خروجی بهم و استفاده در سیستم های BUS - COMMON می باشد .

ویژگی خانواده های MOS ، مصرف کم ، حجم کوچک و امپدانس ورودی بسیار زیاد می باشد .


آزمایش ۱-۲- بکمک آی سی 4011 (NANDGATE) ، گیت X-OR طراحی نمائید و با انجام آزمایش جدول صحت مدار طراحی شده را بدست آورید .

سؤال ۱- چگونه می توان با گیت NAND گیت OR ساخت؟ مدار را رسم کنید .

سؤال ۲- چگونه می توان گیت EX-OR را به Buffer تبدیل کرد؟

آزمایش ۲-۲-

الف- با استفاده از آی سی ۷۴۰۳ که NAND از نوع O.C است مدار شکل (۲-۳) را ببندید و درحالتیکه خروجی به مقاومت pull-up (۱ kΩ) وصل است ، جدول صحت را بدست آورید .



شکل (۲-۳)

ب- ورودی ها را بنحوی در وضعیت مناسب قرار دهید که خروجی در وضعیت High قرار گیرد سپس مطابق جدول زیر ولتاژ خروجی را در دو حالت اندازه گیری و یادداشت نمایید. علت اختلاف را توضیح دهید.

R	V_z
1 k Ω	
∞	


سؤال ۳- چرا در گیت های TTL معمولی با خروجی Totem pole اتصال بیش از دو گیت بصورت wired مجاز نمی باشد؟

سؤال ۴- در شکل ۲-۳ رابطه $Z = f(A, B, C, D)$ را با استفاده از جدول صحت بدست آورید.

سپس رابطه بدست آمده را با استفاده از گیت های AND، OR و NOT ترسیم کنید.

در مقایسه پاسخ سؤال با شکل (۲-۳) چه نتیجه می گیرید؟


سؤال ۵- بدون انجام آزمایش رابطه Z را در شکل زیر بنویسید.



لازم به یادآوری است gate ها از نوع O.C می باشند .

آزمایش ۳-۲- اندازه گیری پارامترهای IC های T.T.L و CMOS

الف- بکمک IC های ۷۴۰۰ و ۴۰۱۱ مدار شکل (۲-۴) را بسته و بکمک آمپرمتر و ولتمتر جدول (۲) را کامل کنید . بدیهی است هدف اندازه گیری پارامترهای G_1 می باشد .




شکل (۲-۴)

نوع IC	وضعیت کلید	V_{iL}	V_{oH}	V_{iH}	V_{oL}	I_{oH}	I_{oL}
TTL	H			-	-		-
	L	-	-			-	
CMOS	H			-	-		
	L	-	-			-	

جدول (۲)

ب- با IC های فوق مدار شکل (۲-۵) بسته با تغییر مقدار R_L جدول (۳) را کامل نمایید .



شکل (۲-۵)


R_L	V_{out}		محاسبه I_{OH}	
	CMOS	TTL	CMOS	TTL
∞				
$10k\Omega$				
$1k\Omega$				
220Ω				
100Ω				

جدول (۳)

ج- R_L را در شکل (۲-۵) صفر نموده و جریان اتصال کوتاه را برای هر IC اندازه گیری نمائید. این پارامتر را سریعاً اندازه گیری کرده و آزمایش را خیلی طولانی انجام ندهید.

$I_{OS} = ?$

د- مدار شکل (۲-۶) را ببینید و جریان I_{CC} تغذیه لازم برای IC ها را در دو حالت اندازه گیری کنید.



شکل (۲-۶)

$I_{CCH} = ?$ (خروجی چهار گیت High)


$I_{CCL} = ?$ (خروجی چهار گیت Low)

سؤال ۶- با توجه به نتایج آزمایش (۲-۳) قسمت ب، منحنی های $V_{out} = f(R_L)$ را رسم کنید.

سؤال ۷- در صورتی که گیت TTL مورد استفاده در آزمایش ۲-۳ (الف) بتواند ۱۶ mA را Sink نماید ($I_{Sink(max)} = 16 \text{ mA}$) مقدار Fanout این گیت را بدست آورید.

آزمایش ۲-۴- مدار شکل (۲-۷) را با IC های ۷۴۰۴ و ۴۰۶۹ بسته و به ورودی موج مربعی با فرکانس ۱۰۰ کیلوهرتز و دامنه ۵V اعمال نمائید و شکل موج ورودی و خروجی را مشاهده نمائید، سپس مطابق تعریف t_{PLH} و t_{PHL} را اندازه گیری کرده و در جدول زیر

یادداشت نمائید.




شکل (۷-۲)

t_{PLH} - تاخیر انتشار وقتی خروجی از Low به High می رود.

t_{PHL} - تاخیر انتشار وقتی خروجی از High به Low می رود.

$$t_{pd} = \frac{1}{2}(t_{PLH} + t_{PHL})$$

نوع IC	اندازه گیری		محاسبه
	t_{PHL}	t_{PLH}	t_{pd}
TTL			
CMOS			




آزمایش سوم - آشنایی با چند نمونه مدارهای ترکیبی (۱)

آزمایش ۱-۳- الف - با استفاده از آی سی ۷۴۰۰ و ۷۴۸۶ یک جمع کننده کامل (شکل ۳-۱) طراحی نمائید. مدار را بسته و جدول ترکیبیات آن را بوسیله آزمایش بدست آورید. شکل مدار را بطور کامل رسم نمائید.



شکل (۳-۱)

ب- IC ۷۴۸۲ یک جمع کننده کامل ۲ بیتی است. بکمک آزمایش جدول عملکرد یا Function Table این IC که مطابق جدول (۱) است را بدست آورید.



شکل (۳-۲)

Input	$C_{in} = L$	$C_{in} = H$
$B_r \quad B_l \quad A_r \quad A_l$	$C_r \quad \Sigma_r \quad \Sigma_l$	$C_r \quad \Sigma_r \quad \Sigma_l$
L L L L		
⋮		
H H H H		


جدول (۱)

سوال ۱- رابطه ساده شده S و C_{out} را بر حسب A و B و C_{in} در مدار شکل (۱-۳) بنویسید.
 سوال ۲- می خواهیم به کمک IC ۷۴۸۲ دو عدد اعشاری (۰.۴۱) و (۰.۵۲) را بصورت باینری با یکدیگر جمع کنیم. نحوه اتصال را مشخص کنید. (در صورت امکان در رسم مدار، دو عدد را با دو رنگ مختلف مشخص نمایید).

ج- مدار شکل (۳-۳) یک جمع کننده و تفریق کننده مکمل ۲ می باشد کلید SW1، انتخاب کننده Mode می باشد.

عمل جمع $SW1 = L$

عمل تفریق $SW1 = H$




شکل (۳-۳)

نحوه کار مدار را بطور کامل توضیح داده و با استفاده از ۷۴۸۳ یک جمع کننده کامل چهاربیتی و ۷۴۸۶ آن را مورد آزمایش قرار داده و جدول (۲) را تکمیل نمایید. مقدار بیت Carry مربوط به حاصل تفریق را در هر سه حالت مورد بررسی قرار دهید.

A	B	حاصل جمع	C _{out}	حاصل تفریق	C _{out}
۱۱	۸				
۵	۵				
۹	۱۴				

جدول (۲)

آزمایش ۲-۳- الف - آی سی ۷۴۸۵ یک مقایسه کننده چهار بیتی است. مدار شکل (۳-۴) را ببینید و جدول (۳) را کامل نمائید.



شکل (۳-۴)

B	A	B_3, B_2, B_1, B_0	A_3, A_2, A_1, A_0	G	E	L
۷	۳					
۷	۹					
۷	۷					

جدول (۳)

ب- برای مقایسه اعداد بیش از ۴ بیت IC های ۷۴۸۵ را بطور زنجیره ای یا Cascade بدنبال یکدیگر می بندند. برای آشنا شدن با وظیفه ورودی های Cascade قسمتی از Function- Table این IC که در جدول (۴) آورده شده است را بکمک آزمایش تکمیل نمائید. در این آزمایش اثر طبقات مجاور با تغییر وضعیت پایه های ۲ و ۴ معین می گردد.

وضعیت ورودیها				ورودیهای Cascade			خروجیها		
A_3, B_3	A_2, B_2	A_1, B_1	A_0, B_0	$A < B$	$A = B$	$A > B$	G	E	L
$A_3 > B_3$	X	X	X	X	X'	X			
$A_3 < B_3$	X	X	X	X	X	X			
$A_3 = B_3$	$A_2 > B_2$	X	X	X	X	X			
$A_3 = B_3$	$A_2 < B_2$	X	X	X	X	X			
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	H	L	L			
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	L	H	L			
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	L	L	H			

جدول (۴)

سؤال ۳- با استفاده از آی سی ۷۴۰۰ (NAND) و ۷۴۰۴ (NOT) مقایسه کننده یک بیتی با حداقل گیت طرح نمائید. رابطه ساده شده G و E و L را بیان نمائید.

سؤال ۴- فرض کنید نفی متغیرها موجود است. سوال ۳ را با حداقل گیت دلخواه ترسیم نمائید.


سؤال ۵- با استفاده از IC ۷۴۸۵ مقایسه کننده ۸ بیتی طراحی و مدار را ترسیم نمائید. شماره بیت ها را در شکل مشخص کنید.

$$A = A_7 \dots A_0$$

$$B = B_7 \dots B_0$$


سؤال ۶- در شکل (۵-۳) ورودی A بطور ثابت به عدد $(6)_{10} = 0110$ متصل شده است و ورودی B به شمارنده BCD متصل است که اعداد ۰ تا ۱۰ را با فرکانس ۱ هرتز مرور می کند.

$$0, 1, 2, \dots, 9, 0, 1, \dots, 9, \dots$$



شکل (۳-۵)

با توجه به جدول (۴) شکل موجهای G و E و L را رسم کنید.





آزمایش چهارم - آشنایی با مدارهای ترکیبی (۲)

آزمایش (۴-۱) مداری طراحی کنید که دو ورودی باینری چهاربیتی را بگیرد و ورودی با مقدار بزرگتر را بر روی نمایشگر هفت قطعه‌ای نشان دهد.

آزمایش (۴-۲) مدار حذف لرزش (Debouncer)


یک کلید مکانیکی که یک سیم را به VCC و یا زمین وصل می‌کند به علت لرزش دارای bounce بوده و یک عمل قطع و وصل را چندین بار انجام می‌دهد. این عمل در مدارات منطقی مشکل‌ساز خواهد بود و لازم تا این بانس به طریقی حذف شود. برای این منظور می‌توانید از مدارهای زیر استفاده کنید. این دو مدار را بسته و امتحان نمایید.



آزمایش پنجم - مدارهای ترتیبی

آزمایش (۵-۱) : آشنایی با فلیپ فلاپ SR

الف- مدار شکل زیر را که یک Latch است با ۷۴۱۰ (سه ورودی NAND) بسته و جدول (۱) را کامل نمایید.




شکل (۵-۱)

A	B	Q	\bar{Q}
۰	۱		
۱	۱		
۱	۰		
۱	۱		
۰	۰		

جدول (۱)

تبصره مهم: در آزمایش فوق و سایر آزمایش‌هایی که باید جدلی را پر کنید، حتماً وضعیت سطرهای جدول را پی در پی و مرتب تعقیب کنید تا نتیجه صحیح بدست آید.

ب- مدار یک فلیپ فلاپ SR و با ورودی Enable را با استفاده از شکل (۵-۱) و IC۴۰۰ مطابق شکل (۵-۲) ببینید و کدول (۲) را کامل کنید.



شکل (۵-۲)


لازم بیادآوری است که در جدول (۲) منظور از Q_{n+1} یعنی وضعیت Q پس از تغییر وضعیت کلیدها می باشد و در ستون شرح وضعیت از کلمات "Set" و "Reset" و "و" غیر مجاز و " حفظ وضعیت قبلی " استفاده نمائید.

سطر	E	Pr	CLR	R	S	$Q(n+1)$	$\bar{Q}(n+1)$	شرح وضعیت
1		1	1	1	0			
2		1	1	0	0			
3	H	1	1	0	1			
4		1	1	0	0			
5		1	1	1	0			
6		0	1	1	0			
7		0	1	0	0			
8		0	1	0	1			
9		0	1	0	0			
10	L	1	1	0	0			
11		1	0	0	0			
12		1	0	0	1			
13		1	0	0	0			
14		1	0	1	0			
15	H	0	0	X	X			
16		1	1	1	1			

جدول (۲)

سؤال ۱- با توجه به نتیجه جدول (۱) بنظر شما RS-Latch چه اشکالی دارد و چه راه حلی برای رفع آن دارید.


سؤال ۲- با توجه به نتیجه جدول (۲) و شناسایی که از وظیفه ورودی های RS F.F. بدست آورید، دیاگرام وضعیتی State Diagram زیر را کامل نمائید.



سؤال ۳- جدول (۲) را حتی الامکان خلاصه نمائید. (با سطرهای کمتر)

آزمایش (۲-۵) : با استفاده از فلیپ فلاپ نوع D، فلیپ فلاپ های نوع JK و T را پیاده سازی کنید.

آزمایش (۳-۵): مدار شمارنده سنکرون بالارو را با استفاده از دو آی سی ۴۰۲۷ (JK FF) و 7408 (AND) مطابق شکل (۳-۵) ببندید.



شکل (۳-۵)


تمام F.F. ها را پاك كنيد و سپس با دادن پالس ساعت استاتيك ، خروجی F.F. ها را در جدولی نظیر جدول (۱) یادداشت نمایید.

معادل اعشاری	Q _D	Q _C	Q _B	Q _A	تعداد پالس ها
○	○	○	○	○	○

جدول (۳)

آزمایش ششم - آشنایی با تراشه‌های شمارنده ها

۱- آی سی ۷۴۹۰ یک شمارنده ripple پایه ده 4 Bit ripple Cedade counter می باشد. این آی سی از چهار JKMS FF تشکیل شده است که در داخل طوری اتصال یافته اند که دو قسمت تقسیم بر دو و تقسیم بر پنج را تشکیل می دهند و هر قسمت مطابق شکل (۶-۱) دارای پالس ساعت مستقل می باشند و چون خروجی $\div 2$ یعنی Q_A از داخل به ورودی $\div 5$ وصل نشده، لذا می توان از این آی سی به عنوان $\div 2$ یا $\div 5$ یا $\div 10$ استفاده نمود.



شکل (۶-۱)

پایه های $Ro(1)$ و $Ro(2)$ و $Rg(1)$ و $Rg(2)$ ورودی های Reset شمارنده می باشد و مطابق


جدول (۱) عمل می نماید.

CLK	$Ro(1)$	$Ro(2)$	$Rg(1)$	$Rg(2)$	QD	QC	QB	QA
x	H	H	L	x	L	L	L	L
x	H	H	x	L	L	L	L	L
x	x	x	H	H	H	L	L	H
↓	L	x	L	x	Count			
↓	x	L	x	L	Count			
↓	L	x	x	L	Count			
↓	x	L	L	x	Count			

جدول (۱)

آزمایش ۱-۶: الف- طرز کار قسمت ۵، آی سی ۷۴۹۰ را با وارد کردن پالس ساعت ۱ هرتزی مشاهده و ورودی و خروجی را با رعایت همزمانی بررسی نمایید و اتصالات مدار را مشخص کنید.

ب- خروجی Q_D را به CLK قسمت ۲ متصل نمایید (پایه ۱۱ به ۱۴) و CLK را به CLK قسمت ۵ ÷ اعمال نمایید (پایه ۱) در اینصورت شمارنده تقسیم برده متقارن خواهید داشت که از Q_A بدست می آید و با این اتصال، خروجی ها با آمدن CLK بصورت کد Bi - Quinary تغییر خواهند کرد.




ابتدا بکمک SW_1 ، شمارنده را پاك نماييد، سپس، با دادن پالس ساعت استاتيك، جدول (۲) را تکمیل نمایید. پالس ساعت ۱۰۰ کیلو هرتز را به ورودی CLK اعمال نمایید و خروجی Q_A را همزمان با ورودی بر روی اسیلوسکوپ مشاهده نموده و شکل موجها را رسم کنید.

تعداد پالسها	QA	QB	QC	QD
0				
1				
2				
.				
.				
10				

جدول (۲)


ج- مداری مطابق شکل (۶-۲) با استفاده از IC ۷۴۹۰ و لامپ ۷ قطعه‌ای ببندید.
 ابتدا بکمی SW_۱ شمارنده را پاك نمائید، سپس با دادن پالس استاتیک، مشخص نمائید
 شمارنده تا چه عددی و در چه کدی خواهد شمرد.



شکل (۶-۲)

پالس ساعت ۱۰۰ کیلوهرتز به ورودی CLK بدهید و خروجی Q_D را همزمان با ورودی بر
 روی اسیلوسکوپ مشاهده نموده و شکل موج‌ها را ترسیم نمائید. (در این حالت خروجی
 Q_D شمارنده را از ورودی D جدا نمائید)

تاثیر کلید SW_۱ را با High و Low کردن آن مورد آزمایش قرار دهید.



شکل (۳-۶)

بدون استفاده از گیت اضافی ، در مدار تغییراتی بدهید که شمارنده تا عدد ۶۰ را بشمارد و به محض اینکه به عدد ۶۰ رسید ، شمارنده صفر شود .

سؤال ۱- با استفاده از ورودی های صفرکننده $Ro(1)$ ، $Ro(2)$ و بدون نیاز به گیت اضافی ، با تکمیل جدول ۳ تعیین نمایید که ۷۴۹۰ شمارش را در چه مبناهای دیگری می تواند انجام دهد .


توجه نمایید که شمارش بصورت (Q_A, Q_B, Q_C, Q_D) انجام می گیرد و شمارنده بصورت شمارنده BCD بسته شده است .

Ro (1)	Ro (2)	مبنای شمارش
Q_A	Q_D	
Q_D	Q_D	
Q_B	Q_C	
Q_A	Q_C	
Q_C	Q_C	

جدول (۳)

سؤال ۲- با مراجعه به کاتالوگ شکل مدار داخلی آی سی ۷۴۹۰ را بدست آورده و ترسیم نمائید.


سؤال ۳- چگونه می توان بکمک آی سی ۷۴۹۰ و سایر قطعات از برق شهر فرکانس ۱ هرتز مربع شکل (پالس یک هرتز) تولید نمود مدار مربوطه را رسم کنید.



۲- آی سی ۷۴۱۹۲ یک شمارنده BCD Up - Down Counter می باشد که قابل برنامه ریزی است . این شمارنده هم شمارش به بالا و هم شمارش به پایین را انجام می دهد و در صورتیکه پایه load ، low شود ،

$Q_A = A$ و $Q_B = B$ و $Q_C = C$ و $Q_D = D$ خواهد شد، در نتیجه می توان عددی داخل

شمارنده قرار داده تا شمارش را از آن عدد شروع کند. اگر CLK به Count Up داده شود روبه بالا و اگر به Count Down وصل شود، روبه پایین شمارش خواهد کرد. با High نمودن ورودی Clear، محتوی شمارنده پاک می شود، همچنین باید توجه داشت ورودی هایی که مورد استفاده نیستند در وضعیت H باشند.



آزمایش (۲-۶) : الف- با استفاده از دو آی سی ۷۴۱۹۲ و دو عدد لامپ ۷۳۰۰-۵۰۸۲

شمارنده را بصورت پائین رو از عدد ۲۵ قرار دهید. برای پالس ساعت از سیگنال ۱ هرتز استفاده نمایید. شکل مدار را با مشخص نمودن شماره پایه ها ترسیم نمایید.

ب- مدار قسمت الف را بنحوی تغییر دهید که شمارنده بصورت بالا رونده از عدد ۲۵ شمارش نماید. شکل مدار را با مشخص نمودن شماره پایه ها ترسیم کنید.

سوال ۴- مدار کنترلی طرح نمایید که وقتی ورودی آن Low باشد، ۷۴۱۹۲ بصورت بالا رونده و هنگامی که H باشد، شمارنده بصورت پایین رونده عمل نماید.

سوال ۵- با استفاده از ۷۴۱۹۲ و سایر گیت های مورد نیاز، مدار شمارنده ای را ترسیم

نمائید که بین ۳ تا ۸ شمارش نماید.

سؤال ۶- یک IC شماره ۱۴ بیتی CMOS را (۴۰۲۰) رسم و تشریح نماید.

آزمایش هفتم - آشنایی با شیفت رجیسترها

شیفت رجیستر ترکیب سری DF.F. هاست که خروجی هر یک به ورودی بعدی متصل شده است و CLK مشترکاً به تمام F.F. ها برای سنکرون کردن انتقال اطلاعات وصل می شود. انتقال اطلاعات از ورودی یک F.F. به خروجی همان F.F. می تواند در لبه بالا رونده یا پایین رونده CLK بر حسب نوع F.F. انجام گیرد.

شیفت رجیسترها را می توان بر اساس :

۱. رد و بدل کردن اطلاعات بطور مثال ورودی سری خروجی سری، ورودی سری خروجی موازی.
 ۲. نحوه انتقال اطلاعات یعنی از چپ بر راست یا برعکس یا در هر دو جهت.
 ۳. حجم اطلاعات بعنوان مثال ۴ بیتی، ۸ بیتی و . . .
- طبقه بندی نمود.

آزمایش (۷-۱) : شیفت رجیستر ورودی سری - خروجی موازی - با استفاده از دو

آی سی (D F.F.) یک مدار شیفت رجیستر ورودی سری - خروجی موازی را ببندید و بشرح زیر آن را مورد آزمایش قرار دهید.

الف - ابتدا کلیه F.F. ها را پاک کنید. سپس ورودی D اولین F.F. را به H وصل نموده و با اعمال Static CLK جدول (۱) را تکمیل نمایید.

تعداد پالسها	Q _A	Q _B	Q _C	Q _D
○	○	○	○	○

جدول (۱)

ب- فقط یک بیت (۱) وارد این شیفت رجیستر نموده و آن را بر است منتقل نمائید و نتایج را در جدولی نظیر جدول (۱) وارد کنید.


سوال ۱- شیفت رجیستر ۴ بیتی با آی سی ۷۴۷۶ و ۷۴۰۴ (NOT) طرح کنید.

سوال ۲- انتقال اطلاعات به راست یا چپ چه کاربردی دارد؟

آزمایش (۲) - شیفت رجیستر عمومی Universal. sh. Reg - ۷۴۱۹۴ یک شیفت

رجیستر چهار رقمی می باشد که عمل انتقال به راست ، انتقال به چپ ، ورودی موازی را انجام می دهد ، باتوجه به اطلاعات مربوط به شماره پایه های IC شکل ۱-۱۰ مراحل زیر را آزمایش کنید .

الف- انتقال بر است ، ابتدا با Low کردن پایه ۱ تمام F.F. ها را پاک کنید سپس S_۱ و S_۰ را در وضعیتی قرار دهید تا عمل مدار انتقال بر است باشد . پایه ۲ را H نموده و تعدادی CLK استاتیک به مدار اعمال نموده و خروجیها را در جدولی نظیر جدول (۱) یادداشت کنید .



ب- انتقال به چپ، تمام F.F. ها را پاك كنيد و S_1 و S_0 را در وضعيتي قرار دهيد كه عمل مدار انتقال به چپ باشد. پايه ۷ را H نموده و تعدادي CLK استاتيك به مدار داده و خروجيها را در جدولي نظير جدول (۱) يادداشت كنيد.

ج- ورودی موازی- خروجی سری، تمام F.F. ها را پاك كنيد و S_1 و S_0 را در وضعيتي قرار دهيد كه عمل انتقال موازی انجام گردد. وروديها را برابر $ABCD = 0110$ قرار داده و يك CLK استاتيك به مدار بدهيد و خروجيها را يادداشت نماييد. پايه های ۷ و ۲ را Low نموده و سپس اطلاعات فعلي را به مدار بدهيد و خروجيها را يادداشت نماييد. پايه های ۷ و ۲ را Low نموده و سپس اطلاعات فعلي را به راست منتقل نماييد و نتيجه را در جدولي نظير جدول (۱) يادداشت كنيد.

با توجه به نتايج آزمائش، جدول (۲) را كه Fn- Table آي سي ۷۴۱۹۴ است كامل كنيد. در اين جدول مي توانيد از علائم H و L و X (don't care) و (لبه بالا رونده يا پايين رونده) ۱ و h (وضعيت وروديها قبل از اعمال پالس ساعت)، h_n (وضعيت خروجيها قبل از اعمال CLK)، d_n (وضعيت ورودی موازی قبل از اعمال CLK) استفاده كنيد.

Operating Mode	Inputs										Outputs			
	clock	clear	S1	S0	DSR	DSL	A	B	C	D	QA	QB	QC	QD
Reset (clear)														
Hold (do nothing)														
Shift Left														
Shift Right														
Parallel Load														

جدول (۲)

د- Ring Counter : ابتدا تمام F.F. ها را پاك كنيد، وضعیت كار IC را در حالت انتقال بر است قرار دهید و پایه ۲ را H نمائید. پس از اعمال يك CLK استاتيك پایه ۲ را به Q_D متصل كنید با اعمال چند CLK استاتيك خروجيها را در جدولی نظیر جدول (۱) یادداشت كنید. CLK دیناميك (۱۰۰ کیلوهرتز) به ورودی CLK داده و شکل موج خروجيهای Q_D و Q_C و ورودی را با حفظ رابطه زمانی ترسیم نمائید.


ه- شمارنده جانسون : تمام فلیپ فلاپها را پاك كنید و وضعیت كار آی سی را در حالت انتقال بر است قرار داده و با استفاده از 7404 (NOT) \bar{Q}_D را ساخته و به پایه ۲ متصل نمائید. با اعمال چند CLK استاتيك خروجی را در جدولی نظیر جدول (۱) یادداشت كنید. با استفاده از آی سی 7408 (AND) خروجی $Q_A \cdot Q_D$ را بسازید و بمدار CLK دیناميك اعمال نموده و شکل موجهای خروجی و ورودی را با حفظ رابطه زمانی رسم كنید.

سؤال ۳- با استفاده از چهار D F.F. و چهار مالتی پلكس ۴، مدار داخلی يك شیفت رجیستر یونیور سال نظیر 74194 را ترسیم نمائید كه دارای جدول عملكردی نظیر جدول (۳) باشد.

Mode control		Register operation
S_1	S_0	
0	0	No change
0	1	Shift Right
1	0	Shift Left
1	1	Parallel load

جدول (۳)

سؤال ۴- می خواهیم عدد (۱۰۰۱) را با یک پالس ساعت در IC_۱ پر کرده و نتیجه را طی مراحل در خروجیهای IC_۲ داشته باشیم بامشخص کردن کامل نحوه اتصال (شماره پایه ها) مراحل انجام عمل را بصورت کامل بنویسید.




آزمایش هشتم - آشنایی با ALU

آزمایش (۸-۱): مداری ۴ بیتی را پیاده‌سازی کنید که دارای دو رجیستر A و B، یک ALU و قسمت‌های کنترل‌کننده بوده به طوری که با دادن کدهای مختلف به ورودی مدار عملیات مختلف خواسته شده را انجام دهد. کدهای مربوط به عملیات مختلف و معنای هر کدام در زیر آمده است:

0	Data_1	→	A
1	Data_2	→	B
2	A'	→	A
3	ADD(A, B)	→	A
4	DEC(A)	→	A
5	A	→	B
6	$(A \oplus B)'$	→	A
7	0	→	A

دقت داشته باشید که بخش کنترل‌کننده که سیگنال‌های کنترلی را برای ALU و رجیسترها تولید می‌کند کاملاً به صورت ترکیبی و بدون نیاز به کلاک پیاده‌سازی می‌گردد.



آزمایش نهم - آشنایی با مدارهای انتقال سریال اطلاعات


آزمایش (۹-۱): مداری پیاده‌سازی کنید که به کمک آن ابتدا یک عدد ۸ بیتی در یک رجیستر ذخیره شده، سپس به صورت سریال به طرف گیرنده فرستاده شود و طرف گیرنده آن را در یک رجیستر ذخیره کند. مدار باید با فشردن یک کلید شروع به کار کند و خود به خود متوقف شود.

آزمایش دهم - آشنایی با مدارهای محاسباتی سریال

آزمایش (۱-۱۰) : یک جمع‌کننده سریال ۴ بیتی را پیاده‌سازی کنید. این مدار باید پس از فعال شدن سیگنال start ابتدا ورودی‌های A و B را دریافت کرده و پس از محاسبه حاصل جمع سیگنال خروجی ready را فعال کند. همچنین مدار باید قادر باشد مقدار حاصل جمع و سیگنال خروجی ready را تا فعال شدن بعدی سیگنال start نگهداری کند.

**MC4024
(74424)**

DUAL VOLTAGE-CONTROLLED ASTABLE



Contains two independent voltage-controlled oscillators. In fixed-frequency mode, a capacitor is connected across the Cap terminals and the Freq input is connected to +5 volts.

In variable-frequency mode, a capacitor is connected across the Cap terminals and the Freq input is connected to a bypassed variable voltage from +3 to +5 volts. A 3:1 frequency change can be obtained.

In a crystal mode, a crystal replaces the capacitor and the Freq input is connected to +5 volts. Crystals in the range of 3 to 20 megahertz work best. Lower-frequency crystals may need additional padding or phase shift.

Capacitor size (nominal) is determined by $C = 300/f$ where C is in microfarads and f is in hertz.

Output can drive ten TTL loads.

Note that there are three supply terminals and three ground terminals. All must be connected if both oscillators are used.


The separate supplies are handy to decouple oscillators to minimize interaction. The separate grounds may be used to gate the oscillators on and off. Gating via the positive supply is not possible.

Maximum operating frequency 25 megahertz
Package current requirements 37 milliamperes

NOTE: This is a MTL device; not to be confused with CMOS 4024 counter.

7400

QUAD 2-INPUT NAND GATE



All four positive-logic NAND gates may be used independently. On any one gate, when either input is low the output is driven high. If both inputs are high the output is low.


Propagation delay 10 nanoseconds average

Current per package 12 milliamperes average

: ضمیمه

7403

QUAD 2-INPUT NAND GATE (Open-Collector Output)



All four positive-logic NAND gates may be used independently. On any one gate, with either input low, the output is driven to an open circuit. When both inputs are high, the output is low. An output-high state can be obtained only by adding an external resistor, usually 2.2K, from output to +5 volts.


The pinouts on the 7403 are identical to the logically similar 7400. The circuitry is identical to the 7401. Note that this is a NAND gate, not a NOR gate.

Propagation delay 8 nanoseconds to output low,
35 nanoseconds to open circuit

Current per package 8 milliamperes average

7404

HEX INVERTER




All six inverters may be used independently. On any one inverter, the low-input condition drives the output high. The high-input condition drives the output low.

Propagation delay 10 nanoseconds average
Current per package 12 milliamperes average



7407

HEX DRIVER, NONINVERTING (Open Collector to 30 Volts)




All six noninverting drivers may be used independently. On any one driver, the low-input condition drives the output low. The high-input condition drives the output to an open circuit. In the low state, the circuit can sink 30 milliamperes. In the output-high condition, the circuit can withstand 30 volts. An output-high state can be obtained only by adding an external resistor to some positive voltage less than 30 volts. Note that the supply voltage remains at +5 volts.

Propagation delay 6 nanoseconds to output high,
20 nanoseconds to output low

Current per package 25 milliamperes average

7408

QUAD 2-INPUT AND GATE




All four positive-logic AND gates may be used independently. On any one gate, when either input is low, the output is low. When both inputs are high the output is high.

Propagation delay 15 nanoseconds average

Current per package 16 milliamperes average

7420

DUAL 4-INPUT NAND GATE




Both 4-input gates may be used independently. On either gate, any input-low condition drives the output high. When all inputs are high, the output is low.

Propagation delay 10 nanoseconds typical

Current per package 4 milliamperes average

7430

8-INPUT NAND GATE




There is only a single gate per package. Any input-low condition drives the output high. When all inputs are high the output is low.

Propagation delay 10 nanoseconds typical

Current per package 2 milliamperes average

7432

QUAD 2-INPUT OR GATE




All four positive-logic OR gates may be used independently. On any one gate, when either input is high, the output is driven high. When both inputs are low the output is low.

Propagation delay 12 nanoseconds average

Current per package 19 milliamperes

7437

QUAD 2-INPUT NAND BUFFER



All four positive-logic NAND buffers may be used independently. On any one buffer, when either input is low, the output is high. When both inputs are high the output is low.


Any output can drive 30 TTL inputs. Thus the 7437 has three times the drive capability of an ordinary quad gate such as the 7400.

Propagation delay 11 nanoseconds average

Current per package 5 milliamperes, all outputs high,
34 milliamperes, all outputs low

7445

**BCD TO 1-OF-10 DECODER/DRIVER
(30-Volt, 80-mA Output)**



This package accepts a 1-2-4-8 Binary Coded Decimal (BCD) input code and provides a grounded output for the selected state. All other outputs remain an open circuit. For instance, a 0111 input or "1" = 1, "2" = 1, "4" = 1, and "8" = 0 gives output line No. 7 a low state; all others remain open circuited.

Outputs can sink up to 80 milliamperes in the low state and withstand up to 30 volts in the off state. An output-high condition can only be obtained by a resistor or lamp load pulling up to some voltage less than 30. Note that the supply voltage for this package must be +5 volts.

The package can serve as a binary to 1-of-8 decoder by grounding pin No. 12.


Slight settling glitches and overlaps during address (input) changes are possible. Any input code over 1001 sends all inputs to the open-circuit condition.

Propagation delay 45 nanoseconds

Current per package 43 milliamperes

7447

**BCD TO 7-SEGMENT DECODER-DRIVER
(Low = on, 40-mA, 30-Volt Outputs)**



This package accepts a 1-2-4-8 positive-logic Binary Coded Decimal input and converts it to the proper pattern to light a 7-segment display. A low output is intended to light the segment.

The outputs can sink 40 milliamperes in the low state and can withstand 30 volts in the high state. Note that the supply must remain at +5 volts. An output-high state can be obtained only if a display device or resistor pulls the output to some positive voltage less than 30 volts.

Current-limiting resistors, typically 330 ohms, must be used when driving a light emitting diode display with this package. Incandescent or fluorescent readouts can be directly driven.

The Lamp Test input should remain high. Bringing the Lamp Test to ground simultaneously brings all the outputs to ground.

A low on the Blanking input will extinguish only character "0." A low on the Blanking output is provided to extinguish the character "0" of the next stage if leading-edge blanking is desired.


A low on the Blanking output will extinguish the display. It is permissible to short this output to ground.

Propagation delay 45 nanoseconds

Current per package 43 milliamperes



DUAL JK LEVEL-TRIGGERED FLIP-FLOP (With Preclear Only)



Contains two independent level-clocked JK flip-flops. Note the unusual supply connections. The same circuit in more normal supply pinouts is the 74107.

This is a clocked logic block and is covered in detail in Chapter 5. There are two outputs: Q, and its complement \bar{Q} .

Under certain input conditions, Q and \bar{Q} can change whenever the Clock input goes to a low level. The Q and \bar{Q} outputs do not change for a change in the J and K inputs; the only time they can change is as the input clock goes to a low level.


If J and K are grounded, the clock does nothing. If J and K are made positive, the clock changes the output states on Q and \bar{Q} , or binarily divides. If J is high and K is low, clocking makes Q high and \bar{Q} low. If J is low and K is high, clocking makes Q low and \bar{Q} high.

Information on the J and K inputs can be changed only once, immediately after clocking. Further changes can bring about invalid operation (See Chapter 5). The clock must be conditioned to drop only once and then very rapidly.

The Clear input should be left or tied positive for normal operation. If the Clear input is grounded, the flip-flop immediately goes or stays in the state with the Q output low and the \bar{Q} output high.

Maximum toggle frequency 20 megahertz
Current per package 20 milliamperes

DUAL D EDGE-TRIGGERED FLIP-FLOP (With Preset and Preclear)



Contains two independent positive-edge-clocked D flip-flops. This is a clocked logic block and is covered in detail in Chapter 5. There are two outputs: Q, and its complement \bar{Q} .

The information presented to the D input goes on to the Q output whenever the clock input changes from a low to a high level. The only time the output can change is when the clock goes positive; changes on the D input are not passed on if the circuit is not clocked.


If D is high, on clocking, Q goes high and \bar{Q} goes low. If D is low, on clocking, Q goes low and \bar{Q} goes high.

Information on the D input can be changed at any time. It is only its value at the instant of the positive clock edge that matters; this is what is entered into the flip-flop.

The Clear and Set inputs should be left or tied positive for normal operation. If the Clear input is grounded, the flip-flop immediately goes into the state with Q low and \bar{Q} high. If the Set input is grounded, the flip-flop immediately goes into the state with Q high and \bar{Q} low. Set and Clear should never be simultaneously grounded or a disallowed state will result.

Maximum toggle frequency 25 megahertz
Current per package 17 milliamperes

QUAD LATCH (Level-Sensitive)



This package contains four memory elements. Note the unusual supply connections.

The memories are controlled in pairs with an Enable control. If the Enable control is high, the memories follow the input, thereby providing the input signal at Q and the complement of the input at \bar{Q} . A low at the D input appears as a low at Q and a high at \bar{Q} .


For use as a quad storage latch, both Enables are paralleled. Enable-high follows the input. Enable-low holds the previous value.

Note that this is *not* a clocked system and cannot be used as a shift-register element. Stages cannot be cascaded.

Propagation delay 24 nanoseconds typical

Current per package 32 milliamperes

DUAL JK LEVEL-TRIGGERED FLIP-FLOP (With Preset and Preclear)



Contains two independent level-clocked JK flip-flops. Note the unusual supply connections.

This is a clocked logic block and is covered in detail in Chapter 5. There are two outputs: Q, and its complement \bar{Q} .

Under certain input conditions, Q and \bar{Q} can change whenever the Clock input goes to a low level. The Q and \bar{Q} outputs do not change for a change in the J and K inputs; the only time they can change is as the input clock goes to a low level.

If J and K are grounded, the clock does *nothing*. If J and K are made positive, the clock changes the output states on Q and \bar{Q} , or *binarily divides*. If J is high and K is low, clocking makes Q high and \bar{Q} low. If J is low and K is high, clocking makes Q low and \bar{Q} high.


Information on the J and K inputs can be changed only once immediately after clocking. Further changes can bring about invalid operation (see Chapter 5). The clock must be conditioned to drop very rapidly per desired operation.

The Clear and Set inputs should be left, or tied positive for normal operation. If the Clear input is grounded, the flip-flop immediately goes into the state with Q low and \bar{Q} high. If the Set input is and Q low. Set and Clear should never be simultaneously grounded, or a disallowed state will result.

Maximum toggle frequency 20 megahertz

Current per package 20 milliamperes

4-BIT FULL ADDER



This is an arithmetic unit that provides the sum of two 4-bit binary numbers. Note the unusual supply connections.

The A number is weighted $A1 = 1$, $A2 = 2$, $A3 = 4$, $A4 = 8$ and is used as one input.

The B number is weighted $B1 = 1$, $B2 = 2$, $B3 = 4$, $B4 = 8$ and is used as a second input.

The sum of these two numbers, A and B, appears as $\Sigma1 = 1$, $\Sigma2 = 2$, $\Sigma3 = 4$, and $\Sigma4 = 8$.

If the answer exceeds decimal 15 (binary 1111), a 1 also appears on the C4 line as a Carry Output.


When used only with 4-bit numbers, the C0 input should be grounded. When used as the upper 4 bits on an 8-bit number, the C0 input is connected to the C4 output of the previous (less significant) four stages.

Positive logic with 1 being at high level is used.

Propagation delay 16 nanoseconds typical per package

Current per package 60 milliamperes average

4-BIT MAGNITUDE COMPARATOR



This package compares two 4-bit words and provides an output indicating whether they are equal or which is larger.

Usually the input data words to be compared are weighted $A1 = 1$, $A2 = 2$, $A3 = 4$, and $A4 = 8$, while the second word is weighted $B1 = 1$, $B2 = 2$, $B3 = 4$, and $B4 = 8$.

If only 4-bit words are being compared, the $A = B$ Cascade input should be wired high. The $A > B$ and $A < B$ Cascade inputs should be grounded.


If the two words are equal, the $A = B$ goes high. If $A > B$, the $A > B$ output goes high. If $A < B$, the $A < B$ output goes high. Thus, a high state appears at the proper output; the other two remain low.

To work with 8-bit words, the outputs of the first 4-bit comparison (least significant bits) are connected to the Cascade Inputs of the second stage. The final answer appears as the outputs of the most significant 4-bit comparator, with the proper output going high.

Propagation delay 23 nanoseconds

Current per package 55 milliamperes

QUAD EXCLUSIVE-OR GATE



TOP VIEW


The package contains four independent EXCLUSIVE-OR gates. They may be used separately.

On any one gate, when one, but not both, inputs are high, the output is high. When both inputs are high or both inputs are low, the output is low.

Propagation time 18 nanoseconds

Current per package 30 milliamperes

64-BIT (16 x 4) MEMORY



TOP VIEW

This package contains a memory arranged as sixteen different words of four bits each. It keeps its internal information as long as power is applied.

To place information in the memory, a 4-bit word is placed on the 1 In, 2 In, 3 In, and 4 In lines. This is the information to be stored. Next, a location in the memory is selected by using Select or Address lines A, B, C, D. These are binarily weighted A = 1, B = 2, C = 4, D = 8. The Write Enable line is then brought low to enter the data. Information that was in the four storage locations corresponding to the selected address is destroyed. The Write Enable line is left high unless new information is to be entered in the memory.


The Read Enable line is normally left in the low condition, and the complement of the selected word will appear as an output. Do not change addresses with Write Enable low.

If both Read Enable and Write Enable are held high, the output goes to an open-circuit condition. The memory may be expanded by connecting package outputs together, so long as all packages but one have their Write Enable and Read Enable outputs held high at any given time.


Read time 33 nanoseconds

Write time 48 nanoseconds

Current per package 75 milliamperes



DECADE COUNTER (10) (Ripple, not Presettable, not Unit-Cascadable)




This is a divide-by-2 and a divide-by-5 counter in a single package. They may be used together as a divide-by-10 or separately. It ripples counts in the BCD-up direction. Note the unusual supply pinouts. For a BCD counter, weighted 1-2-4-8, enter via Clock 1 and jumper Q1 to Clock 2. The 0-Set inputs must be grounded. The counter advances on the negative-going clock edge. The clock must be properly conditioned and made bounceless and noise free. If a conventional decade counter is needed, all set terminals must be held at ground.


The counter may be reset to zero by bringing either or both 0-Set inputs positive. The counter may be preset to 9 by bringing either or both 9-Set inputs positive.

An external jumper must be provided between counter halves. If entry is via Clock 2, and Q8 is jumpered to Clock 1, an unweighted 1-2-4-5 results, with Q1 as the most significant output, and a symmetrical square wave at the output. More details on this device appear in Chapter 6. The circuit is not unit-cascadable.

Typical maximum toggle frequency 18 megahertz
Current per package 32 milliamperes



BASE-TWELVE (12) COUNTER (Ripple, not Presettable, not Unit-Cascadable)




This is a divide-by-2 and a divide-by-6 counter in a single package. They may be used together as a divide-by-12 or separately. It ripples counts in the BCD-up direction. Note the unusual supply pinouts. Note also the pin connections are not the same as the 7490 or 7493. For a base-12 counter, weighted 1-2-4-6, enter via Clock 1 and jumper Q1 to Clock 2. The 0-Set inputs must be grounded for normal counting. The output is low for six counts and high for six.

The counter advances on the negative-going clock edge. The clock must be properly conditioned and made bounceless and noise free. If a conventional base-12 counter is needed, both 0-set terminals must be held at ground. The counter may be reset to zero by bringing either or both 0-Set inputs positive.

An external jumper must be provided between counter halves. If entry is via Clock 2, and Q6 is jumpered to Clock 1, an unweighted counter with a different sequence results. Q1 becomes the most significant output and has a symmetrical square wave. This other connection also allows the use of the divide-by-6 section as a divide-by-3.

Typical maximum toggle frequency 18 megahertz
Current per package 31 milliamperes


DECADÉ COUNTER (÷10) (Ripple, not Presettable, not Unit-Cascadable)



This is a divide-by-2 and a divide-by-5 counter in a single package. They may be used together as a divide-by-10 or separately. It ripples counts in the BCD-up direction. Note the unusual supply pinouts. For a BCD counter, weighted 1-2-4-8, enter via Clock 1, and jumper Q1 to Clock 2. Both 0-Set and both 9-Set inputs must be grounded for normal counting. The counter advances on the negative-going clock edge. The clock must be properly conditioned and made bounceless and noise free. If a conventional decade counter is needed, all set terminals must be held at ground. The counter may be reset to zero by bringing either or both 0-Set inputs positive. The counter may be preset to 9 by bringing either or both 9-Set inputs positive.

An external jumper must be provided between counter halves. If entry is via Clock 2, and Q8 is jumpered to Clock 1, a counter weighted 1-2-4-5 results, with Q1 as the most significant output and a symmetrical square wave at the output. More details on this device appear in Chapter 6. The circuit is not unit-cascadable. Typical maximum toggle frequency 18 megahertz

BASE-TWELVE (÷12) COUNTER (Ripple, not Presettable, not Unit-Cascadable)




This is a divide-by-2 and a divide-by-6 counter in a single package. They may be used together as a divide-by-12 or separately. It ripples counts in the BCD-up direction. Note the unusual supply pinouts. Note also the pin connections are not the same as the 7490 or 7493. For a base-12 counter, enter via Clock 1 and jumper Q1 to Clock 2. The 0-Set inputs must be grounded for normal counting. The output is low for six counts and high for six. The counter advances on the negative-going clock edge. The clock must be properly conditioned and made bounceless and noise free. If a conventional base-12 counter is needed, both 0-set terminals must be held at ground. The counter may be reset to zero by bringing either or both 0-Set inputs positive.

An external jumper must be provided between counter halves. If entry is via Clock 2, and Q6 is jumpered to Clock 1, an unweighted counter with a different sequence results. Q1 becomes the most significant output and has a symmetrical square wave. This other connection also allows the use of the divide-by-6 section as a divide-by-3. Typical maximum toggle frequency 18 megahertz

4000

DUAL 3-INPUT NOR GATE PLUS INVERTER



TOP VIEW

The package contains two 3-input NOR gates and an inverter. They may be used separately.

An input low drives the inverter output high, and vice versa.


On the NOR gates, any input high drives the output low. All inputs low drives the output high.

The gates may be combined. A NOR gate followed by an inverter gives a 3-input OR gate. This output routed to the remaining gate gives a 5-input NOR function.

Propagation delay is 25 nanoseconds at 10 volts and 60 nanoseconds at 5 volts. Total package current is 0.3 mA at 5 volts and 0.6 mA at 10 volts at a 1-megahertz data rate.

4001

QUAD 2-INPUT NOR GATE




TOP VIEW

All four positive-logic NOR gates may be used independently. On any one gate, with either or both inputs high, the output is low; with both inputs low, the output is high.

Propagation delay is 25 nanoseconds at 10 volts and 60 nanoseconds at 5 volts. Total package current at 1 megahertz is 0.4 milliamperes at 5 volts and 0.8 milliamperes at 10 volts.



1-OF-8 DATA SELECTOR



This package selects one of eight inputs and provides the data on the selected input or its complement as an output. It will also generate any logic function of four or less input variables. (See Chapter 3.)


Inputs are selected by applying a code from 000 through 111 on the 1, 2, and 4 Address inputs. The data on the selected input appears at pin 6; the complement of the selected data appears at pin 5. Pin 5 is faster in responding, as pin 6 is an inverter/follower.

The Enable input (sometimes called a Strobe) must be low for normal operation. Driving it high drives the pin-6 output low and the pin-5 output high, independently of the condition of the selected input.

For logic function generation, three of the variables are applied to the Address inputs. The selected Data inputs are connected low, high, to the fourth variable or to the complement of the fourth variable per the desired truth table. See Chapter 3 for more details.

Select time	19 nanoseconds
Current per package	29 milliamperes

DUAL 1-OF-4 DATA SELECTOR



This package selects one of four inputs and provides the data on the selected input as its output. There are two separate 1-of-4 selectors with two separate outputs, but their addresses are common.

Inputs to the 1 Address and the 2 Address select the output connection for both sides simultaneously. Input data is not inverted and passed onto the output.


The Enable must be low to get an output. A high Enable drives the output low, independently of input data.

Note that both halves of this circuit have common address lines, although they have separate inputs, outputs, and enables.

Select time	44 nanoseconds
Current per package	36 milliamperes

74154

1-OF-16 DATA DISTRIBUTOR



This package may be used to provide a 1-low-out-of-16 output or may be used to send input data to one selected output of sixteen, the remaining fifteen staying high.

The output address is selected with the 1, 2, 4, and 8 select lines. For instance, 1 low, 2 high, 4 high, and 8 low selects output No. 6.

If Enable and Data Input are both low, the selected output address goes low.

If Enable is low, and a Logic input is provided the Data input, the selected output address follows the Logic input.


Note that the functions of data selector and data distributor cannot be interchanged in TTL. This circuit accepts one input and routes it to sixteen outputs.

Select time 49 nanoseconds

Current per package 34 milliamperes

74155

DUAL 1-OF-4 DATA DISTRIBUTOR



This dual package may be used to provide two 1-low-out-of-4 outputs or may be used to send input data to one selected output of four, the remaining three staying high. Both halves of the circuit are identically addressed.

The output address is selected with the 1 and 2 Address inputs. For instance, a 1 low and a 2 low input selects output No. 0 on both sides of the circuit.

If the Data input is made high and the Enable input low on circuit No. 1, the selected output address goes low. If the Data input is made low and the Enable is made low on circuit No. 2, the selected output address goes low.


If the Enable is made low on circuit No. 1, the complement of the input data appears at the selected output. If the Enable is made low on circuit No. 2, the input data appear at the selected output.

Note that the two halves of this circuit are not identical. Side No. 1 inverts the data. Side No. 2 does not.


The circuit is converted into a 1-of-8 data distributor by connecting the two Data input lines together and using them as a 4-address line. If both Enables are low, the selected 1-of-8 output goes low. If both Enables are paralleled and fed data, the data are routed to the selected output.

Address select time 21 nanoseconds

Current per package 25 milliamperes



DECADE (÷10) UP/DOWN COUNTER (Carry, Borrow, Presettable, Synchronous)



This is a synchronous decade (base-10) counter that counts in either direction. Two input clocks are used, and stages are Carry/Borrow cascaded.

For a normal up-counting sequence, Load should be high, and Clear should be low.


The counter advances one count on each ground-to-positive transition of the Up-Count input clock. It backs up one count on each ground-to-positive transition of the Down Count input clock. When up-counting, hold the Down-Count input high. When down-counting, hold the Up-Count input high.

To load, the desired word is placed on Load inputs L1, L2, L4, and L8. The Load input is then briefly brought low. To clear the counter, the Clear input is briefly made positive. Note that the Clear must be low for normal counting.

Stages are cascaded by connecting Carry to Up Count and Borrow to Down Count. See Chapter 6. For more details, consult data sheet.

Maximum operating frequency 32 megahertz
Current per package 65 milliamperes

5-VOLT, 750-mA REGULATOR




This voltage regulator is recommended for TTL supplies to 750 milliamperes.

It must have a heat sink for high currents. The minimum applied supply voltage at a ripple trough and low line voltage must be more than 7 volts. The maximum applied supply voltage at a ripple peak and high line voltage must be less than 12 volts.

A 1-microfarad, high-quality tantalum capacitor should be placed from output to ground for stability. Fig. 1-5 shows a suitable circuit.

Standby current drain 5 milliamperes

QUAD 2-INPUT NAND GATE




TOP VIEW

All four positive-logic NAND gates may be used independently.

On any one gate, with either or both inputs low, the output will be high; with both inputs high, the output will be low.

Propagation delay is 25 nanoseconds at 10 volts and 60 nanoseconds at 5 volts. Total package current at 1 megahertz is 0.4 milliampere at 5 volts and 0.8 milliampere at 10 volts.

DUAL 4-INPUT NAND GATE



TOP VIEW


Both positive-logic NAND gates may be used independently.

On either gate, one or more inputs low provides a high output. If all inputs are high, the output will go low.

The A-series devices have a very poor and very lopsided response. U-series devices for all but totally noncritical applications.

Propagation delay is 25 nanoseconds at 10 volts and 60 nanoseconds at 5 volts. Total package current at 1 megahertz is 0.4 milliampere at 5 volts and 0.8 milliampere at 10 volts.

DUAL JK FLIP-FLOP



TOP VIEW

Each flip-flop may be used independently. There are two modes, clocked and direct.

In the clocked mode, the direct set and clear inputs must remain at ground. The inputs to the J and K lines decide what the flip-flop is going to do. The actual operation doesn't happen until the positive edge (ground-to-positive transition) of the clock.

If J and K remain grounded, clocking does nothing.

If J is positive and K grounded, clocking forces Q positive and Q-bar to ground.

If J is grounded and K positive, clocking forces Q to ground and Q-bar positive.


If both J and K are positive, clocking alternates the Q and Q-bar states.

In the direct mode, a positive set input forces Q positive and Q-bar to ground. A positive reset input forces Q to ground and Q-bar positive. Should both set and reset simultaneously go positive, both Q and Q-bar will also go positive. This is usually a disallowed state. The last direct input to go to ground will determine the final state of the Q and Q-bar outputs. The direct inputs override the clocked inputs.

The clock input must be noiseless and have only a single ground-to-positive edge transition per desired clocking. Clock rise and fall times should be 5 microseconds or faster.

Maximum clock frequency is 8 megahertz at 10 volts and 3 megahertz at 5 volts.

BCD TO DECIMAL (1-of-10) DECOI



TOP VIEW

This package will decode a standard binary-coded-decimal 4-bit 1-of-10 outputs. It can also convert any 3-bit code into 1-of-8 outputs.


The bcd code is input on terminals 10 through 13, with the least or 20 = 1 bit on "A," the 21 = 2 bit on "B," the 22 = 4 bit or the 23 = 8 bit on "D." Positive logic with a "1" positive or grounded is used.

One output goes positive for a given input; the other nine remain available output current is 1 milliamperes at 5 volts and 2 milli 10 volts.

For instance, with A = 1, B = 1, C = 1, and D = 0, output 7 and the rest remain low. All outputs remain low if an invalid (greater than 1001) is applied. Note that early RCA versions of produce an "g" output on invalid states "10," "12," and "14," output on invalid states "11," "13," and "15."


As a 1-of-8 decoder, the D input is grounded. Any 3-bit code on A, B, and C inputs will provide one of the outputs high with "1" However, the output numbering will be correct only for a "strai input code. Outputs are simply relabeled for any other code.

Propagation time is 100 nanoseconds at 10 volts and 250 nan 5 volts. Total package current at a 1-megahertz word rate wi



4029

UP-DOWN DIVIDE-BY-10 OR DIVIDE-BY-16 COUNTER (Synchronous)



TOP VIEW

This package may be programmed to be a decade (divide-by-10) or a hexadecimal (divide-by-16) up-down, presettable counter.

In normal operation, LOAD and EN are held low. If pin 9 is grounded, the package counts by tens. If pin 9 is positive, the package counts "forward," or up-counts. If pin 10 is positive, the package counts "backward," or down-counts. If pin 10 is grounded, the package counts "backwards," or down-counts.

The package advances or retards one count on the ground-to-positive transition (positive edge) of the clock input. Outputs are weighted A = 1, B = 2, C = 4, and D = 8 in either the binary or bcd positive-logic code. The OUT terminal provides a grounded output on count 9 (bcd) or count 15 (binary mode). This is useful in cascading fully synchronous counters.

The EN input allows the clock to operate when grounded. It prevents clocking when positive. By connecting the OUT terminal of the first decade to the EN terminal of the second decade and driving the counters from a common clock, fully synchronous counting will result.

The counter can be parallel-loaded by presenting a word weighted PA = 1, PB = 2, PC = 4, and PD = 8 to the preset inputs and bringing the LOAD terminal positive. For instance, if A = B = C = D = ground, a 0000 state will get entered, resetting the counter. Note that there is no separate reset pin; reset is done by parallel-loading a 0000.


The up-down control can be changed only when the clock is positive.

The clock must be noise free and have only one ground-to-positive transition per desired count. A rise time of faster than 5 microseconds on the clock is recommended.

Maximum clock frequency is 5 megahertz at 10 volts and 2.5 megahertz at 5 volts. Total package current at a 1-megahertz clock rate with unloaded outputs is .4 milliampere at 5 volts and .8 milliampere at 10 volts.

4030

QUAD EXCLUSIVE OR GATE




TOP VIEW

Early versions of this device have a very low input impedance and behave erratically in pulse circuits.

Use the 4070 or the equivalent 4507 instead.

4042

QUAD LATCH



TOP VIEW

This package contains four latches having a common level-controlled storage-command input. A choice of control polarity is available.

If the POL input is low and the STORE input is low, data sent to the D input appears at its respective true and complement outputs. When the Store input is brought high, the data on the input during the positive transition gets stored internally and appears in true form at output Q and its complement at \bar{Q} .

If the POL input is high and the STORE input is high, data sent to the D input appears at its respective true and complement outputs. When the Store input is brought low, the data on the input during the negative transition gets stored internally and appears in true form at output Q and its complement at \bar{Q} .


Note that the output follows the input for one state of the Store control. This is not a true edge-clocked device and stages may NOT be cascaded.

The Store input must be noise free. Recommended rise and fall times must be faster than 5 microseconds.

Propagation delay times are 75 nanoseconds at 10 volts and 150 nanoseconds at 5 volts. Typical package current at a 1-megahertz store rate is 1.2 milliamperes at 5 volts and 2.4 milliamperes at 10 volts.

4043

QUAD R/S FLIP-FLOP (NOR Logic)



TOP VIEW

This package contains four independent set-reset flip-flops sharing a common output tri-state enable control.

On any one flip-flop, Set and Reset should normally be low. If Set is made high, the output goes and stays high. If Reset is made high, the output goes and stays low.

If both Set and Reset go high, the output goes high. This is a normally disallowed state, and the last input to go low determines the final flip-flop state.

The outputs are tri-state. They float if the EN (enable) control is low, and they are connected to the flip-flops if the EN control is high.

Note that these are unclocked, simple flip-flops. They should not be cascaded, nor are they suitable for counting or shift-register use.


Propagation delay time is 75 nanoseconds at 10 volts and 175 nanoseconds at 5 volts. At a 1-megahertz clock rate, the total package current is 1 milliamperes at 5 volts and 2 milliamperes at 10 volts.

The 4044 is a similar device with NAND (normally high) inputs.



4070

QUAD EXCLUSIVE OR GATE



TOP VIEW

All four EXCLUSIVE OR gates may be used independently.

On any one gate, if one input is high but not both, the output will be high. If both inputs are high or both inputs are low, the output will be low.


The gate can be used as a comparator by noting that identical inputs give a low output and different inputs a high output. It can also be used as a controllable inverter by noting that a low on one input passes on whatever is on the other input; while a high complements whatever is on the other input.

Propagation delay is 70 nanoseconds at 10 volts and 175 nanoseconds at 5 volts. Supply current at a 1-megahertz data rate is 0.2 milliampere at 5 volts and 0.4 milliampere at 10 volts.

This device is identical to the 4508 and replaces the obsolete 4030.

4069

HEX INVERTER



TOP VIEW

All six inverters may be used independently.

On any inverter, a low input provides a high output, and vice versa.


This is a "low-power" version of the 4049. It will not directly drive regular TTL, nor can it be used for voltage translation.

In addition, this device is only singly buffered, which means the 4069B will perform no better in stable and pulse circuits than ordinary A-series devices. Thus, while the 4069B has the output drive typical of other B-series devices, it has far less internal gain.

Propagation delay is 25 nanoseconds at 10 volts and 50 nanoseconds at 5 volts. Total package current at 1 megahertz is 0.5 milliampere at 5 volts and 1 milliampere at 10 volts.

4071

QUAD 2-INPUT OR GATE



TOP VIEW


All four positive-logic OR gates may be used independently.

On any one gate, with either or both inputs high, the output will be high. With both inputs low, the output will be low.

Propagation delay is 80 nanoseconds at 10 volts and 190 nanoseconds at 5 volts. Total package current at 1 megahertz is 0.5 milliamperere at 5 volts and 1 milliamperere at 10 volts.

4072

DUAL 4-INPUT OR GATE



TOP VIEW


Both positive-logic OR gates may be used independently.

On any one gate, one or more inputs high provides a high output. With all four inputs low, the output will be low.

Propagation delay is 80 nanoseconds at 10 volts and 190 nanoseconds at 5 volts. Total package current at 1 megahertz is 0.5 milliamperere at 5 volts and 1 milliamperere at 10 volts.

4078

8-INPUT NOR GATE



TOP VIEW

This package contains a single positive-logic, 8-input NOR gate.


If one or more inputs are high, the output will be low. If all eight inputs are low, the output will be high.

Propagation delay is 170 nanoseconds at 10 volts and 425 nanoseconds at 5 volts. Total package current is .4 milliampere at 5 volts and .8 milliampere at 10 volts.

Note that this is a very slow device. It should not be used in high-speed applications, particularly at a 5-volt or lower supply voltage.

4081

QUAD 2-INPUT AND GATE



TOP VIEW

All four positive-logic AND gates may be used independently.

On any one gate, with either or both inputs low, the output will be low. With both inputs high, the output will be high.

Propagation delay is 70 nanoseconds at 10 volts and 150 nanoseconds at 5 volts. Total package current at 1 megahertz is 0.5 milliampere at 5 volts and 1 milliampere at 10 volts.