

بسمه تعالی



دانشگاه سمنان

دانشگاه سمنان
Semnan University

پردیس فرزنانگان



دانشگاه سمنان

دانشگاه سمنان
Semnan University

پردیس فرزنانگان

طراحی کامپیوتری سیستمهای دیجیتال

Computer-Aided Digital System Design

مدرس

فاطمه دارائی

f_daraei@semnan.ac.ir

<https://fdaraei.profile.semnan.ac.ir>



مراجع درسی

طراحی خودکار مدارهای دیجیتال با FPGA و زبان توصیف سخت افزار VHDL

نویسنده: دکتر حسن سیدرضی

انتشارات ناقوس




دانشگاه سمنان
Semnan University
پردیس فرزنانگان

VHDL مقدماتی: از شبیه سازی تا سنتز

نویسنده: سودا کار یالامانچی

مترجم: عبدالکریم زعمری، فرناز نکویی

ناشر: نص



دانشگاه سمنان


دانشگاه سمنان

Semnan University

پردیس فرزانتگان



دانشگاه سمنان
Semnan University
پردیس فرزانتگان



Circuit Design with VHDL

Volnei A. Pedroni

MIT Press

ارزشیابی



۶ نمره

میان ترم



۱۰ نمره

پایان ترم



۲ نمره

تکلیف



۳ نمره

پروژه





دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان

سرفصل دروس

فصل اول

مقدمات و مفاهیم اولیه

فصل دوم

زبان های توصیف سخت افزار

فصل سوم

آموزش زبان توصیف VHDL

فصل چهارم

سنتز سخت افزار

فصل پنجم

طراحی سیستم های دیجیتال با PLD

اسلاید ها برگرفته از جزوه دکتر محمد علی شفیعیان

<https://shafieian-education.ir/computer-aided-digital-system-design-3/>



دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان

طراحی سیستم‌های دیجیتال

طراحی سیستم دیجیتال، فرآیند **خلق** و **مدیریت** توصیف‌های متعددی از سیستم است که نمایانگر نگرش‌های متمایز با سطوح مختلف **تجربید** است.





دانشگاه سمنان

دانشگاه سمنان



Semnan University


پردیس فرزانتگان



$$S = C_{in} \oplus (A \oplus B)$$


$$C_{out} = AB + C_{in}(A \oplus B)$$








مدار سخت‌فزاری




```
ENTITY full_adder IS
PORT (a, b, cin: IN BIT;
      s, cout: OUT BIT);
END full_adder;
-----
ARCHITECTURE dataflow OF full_adder IS
BEGIN
    s <= a XOR b XOR cin;
    cout <= (a AND b) OR (a AND cin) OR
            (b AND cin);
END dataflow;
```



طراحی سیستم‌های دیجیتال (شبیه‌سازی زمانی)



دانشگاه سمنان
Semnan University
پردیس فرزانتگان





نیازمندی‌ها

طراحی کارکردی

شبیه‌سازی رفتاری

طراحی سطح انتقال رجیستر

شبیه‌سازی RTL
تأیید صحت عملکرد

طراحی منطقی

شبیه‌سازی منطقی
تأیید صحت عملکرد

طراحی مدار

شبیه‌سازی زمان‌بندی
تحلیل مدار

طراحی فیزیکی

بررسی قواعد طراحی

توصیف برای سازنده


واحدهای پیچیده‌تر
تعداد کم (جمع‌کننده،
حافظه‌ها)
تجرید (Abstraction)
بالا تر

تعداد زیادی واحد ساده اما با
امکانات محدود
مثل گیت‌ها و ترانزیستورها
تجرید (Abstraction)
کمتر


طراحی سیستم‌های دیجیتال



دانشگاه سمنان
Semnan University
پردیس فرزانتگان



طراحی سیستم‌های دیجیتال



دانشگاه سمنان
Semnan University
پردیس فرزانتگان

طراحی سیستم‌های دیجیتال





دانشگاه سمنان


دانشگاه سمنان

Semnan University

پردیس فرزانتگان










دانشگاه سمنان

دانشگاه سمنان
Semnan University



پردیس فرزانتگان

توصیف ساختاری


سطوح تجرید



زبان توصیف سخت افزار



زبان توصیف سخت افزار
VHDL, Verilog, SystemC





مدارات مجتمع قابل برنامه ریزی

چشم انداز

انواع مدارهای مجتمع قابل برنامه ریزی و ویژگی آنها

سوییچهای قابل برنامه ریزی SRAM و آنتی فیوز

ساختار CPLD و FPGA و سلولهای منطقی قابل برنامه ریزی

روش طراحی سیستمهای دیجیتال با FPGA و VHDL



دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان

سیستم های تعبیه شده

سیستم تعبیه شده به این معناست که پروسسور (پردازنده) و سایر امکانات در یک سیستم واحد گنجانده شده اند.



دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان

روش های پیاده سازی سخت افزار در سیستم های تعبیه شده

- استفاده از تراشه *ASIC*
- استفاده از قطعات گسسته
- استفاده از کامپیوترهای صنعتی
- استفاده از تراشه های برنامه پذیر از قبیل *CPLD* و *FPGA*
- استفاده از پردازنده ها



دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان


روش های پیاده سازی سخت افزار در سیستم های تعبیه شده

استفاده از تراشه ASIC

- ASIC مخفف *Application Specific Integrated Circuit* است.
- در این روش کلیه نیازهای سیستم در قالب یک مدار مجتمع، توسط تکنولوژی VLSI و به صورت بهینه طراحی می شود.



- هزینه اولیه طراحی مهندسی بالا
- طی نمودن پروسه زمان بر و پرهزینه
- طراحی تراشه در زمان ارتقای سیستم



فقط در سیستم هایی با تولید بالا مانند گوشی های تلفن همراه یا کاربردهای نظامی که کارآیی و قابلیت اطمینان اهمیت دارد، استفاده می شود.



دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان

روش های پیاده سازی سخت افزار در سیستم های تعبیه شده

استفاده از قطعات گسسته

- طراحی سیستم توسط المان هایی مانند ترانزیستورها و تراشه هایی مانند سری 74XX انجام می شود.



- به دلیل تعداد المان های زیاد مورد استفاده، ابعاد و صرف توان سیستم بسیار افزایش می یابد

امروزه به ندرت از این روش استفاده می شود





دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزنانگان

روش های پیاده سازی سخت افزار در سیستم های تعبیه شده

استفاده از کامپیوترهای صنعتی

- در برخی از کاربردها مانند دستگاه های خودپرداز *ATM* می توان از کامپیوترهای صنعتی به عنوان پردازنده استفاده کرد.



- سخت افزار سیستم به صورت آماده بوده و نیازی به طراحی ندارد.
- سیستم عامل های موجود از قبیل *Linux* و *Windows CE* کلیه سرویس های اصلی مورد نیاز سیستم را تأمین می کند.
- می توان از بسته های نرم افزاری متعددی برای نوشتن برنامه استفاده نمود.



دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان

روش های پیاده سازی سخت افزار در سیستم های تعبیه شده

استفاده از کامپیوترهای صنعتی



- ابعاد بزرگ و مصرف توان بالای سیستم باعث می شود که در بسیاری از سیستم های کم مصرف و قابل حمل نتوان از این روش استفاده کرد.
- سیستم عامل های معمول مانند ویندوز قابلیت اطمینان بالایی ندارند و نمی توان در کاربردهای حساس از آن ها استفاده کرد.
- به صورت بلادرنگ (Real Time) عمل نمی کنند که همین امر، کاربرد آنها را محدود می کند.



روش های پیاده سازی سخت افزار در سیستم های تعبیه شده

استفاده از تراشه های برنامه پذیر از قبیل CPLD و FPGA

- این ادوات در مقایسه با تراشه های ASIC هزینه طراحی اولیه کمتری دارند.
- کارد اصلی تراشه های FPGA در سیستم های پردازش اطلاعات موازی و پرسرعت است.
- از تراشه های CPLD بیشتر به عنوان کنترل کننده حافظه استفاده می شود.



- مصرف توان تراشه های FPGA بیش از میکروکنترلرها است



کمتر به عنوان کنترل کننده اصلی سیستم در ادوات تعبیه شده استفاده می شوند.



دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان

روش های پیاده سازی سخت افزار در سیستم های تعبیه شده

استفاده از پردازنده ها

میکروپروسسورهای عمومی (همه منظوره)

پردازنده های DSP


میکروکنترلرها

با توجه به نوع کاربرد

روش های پیاده سازی سخت افزار در سیستم های تعبیه شده

مدارهای مجتمع

Integrated Circuits







انواع مدارهای منطقی برنامه‌پذیر

- در گذشته، طراحی سیستم‌های دیجیتال با مجموعه‌ای از گیت‌ها و IC‌های استاندارد انجام می‌شد.
- امروزه طراحی این سیستم‌ها با استفاده از مدارهای منطقی برنامه‌پذیر تغییرات زیادی نموده است.
- این مدارها با ظرفیتی در حدود ۱۰۰ تا چند هزار گیت در یک مدار مجتمع VLSI قرار دارند.

Field Programmable Device (FPD)  مدارهای منطقی برنامه‌پذیر
Programmable Logic Device (PLD)
Very Large Scale Integrated Circuits (VLSI)

مدارهای منطقی برنامه‌پذیر PLA




PLA = Programmable Logic Array



مدارهای منطقی برنامه پذیر PLA

$$f_1 = x_1x_2 + x_1\bar{x}_3 + \bar{x}_1\bar{x}_2x_3$$

$$f_2 = x_1x_2 + x_1x_3 + \bar{x}_1\bar{x}_2x_3$$






مدارهای منطقی برنامه‌پذیر PLA

$$f_1 = x_1x_2 + x_1\bar{x}_3 + \bar{x}_1\bar{x}_2x_3$$

$$f_2 = x_1x_2 + x_1x_3 + \bar{x}_1\bar{x}_2x_3$$





مدارهای منطقی برنامه‌پذیر PLA

- PLA شامل یک طبقه آرایه‌ای از گیت AND و یک طبقه آرایه از گیت OR می‌باشد.
- هر یک از ورودی‌ها یا معکوس آن‌ها به گیت AND متصل می‌شوند، در نتیجه خروجی گیت AND حاصلضرب ورودی یا معکوس آنها است.
- خروجی هر گیت OR، مجموع منطقی خروجی‌های AND می‌باشد.
- مدار PLA برای پیاده‌سازی توابع منطقی که به صورت مجموع حاصلضرب (SOP) است بسیار مناسب می‌باشد.

آیا هر تابع منطقی را می‌توان با PLA پیاده‌سازی کرد؟


چون هر تابع منطقی را می‌توان بر حسب مجموع حاصلضرب (SOP) نوشت، لذا هر تابع منطقی قابل پیاده‌سازی بر PLA است



مدارهای منطقی برنامه‌پذیر PLA

$$f_1 = x_1x_2 + x_1\bar{x}_3 + \bar{x}_1\bar{x}_2x_3$$

$$f_2 = x_1x_2 + x_1x_3 + \bar{x}_1\bar{x}_2x_3$$





مدارهای منطقی برنامه‌پذیر PLA

- در آرایه PLA هر خط عمودی داخل آرایه AND، خروجی یک مدار AND است که در محل تقاطع هر سطر و ستون عمودی یک **سوییچ قابل برنامه‌ریزی** گذاشته شده است.
- **سوییچ قابل برنامه‌ریزی یک دیود با فیوز به‌طور سری** یا یک **ترانزیستور MOS با گیت شناور** باشد.
- این سوییچ‌های قابل برنامه‌ریزی با ابزارهای برنامه‌ریزی CAD برنامه‌ریزی می‌شوند.


Computer Aided Design (CAD)

Programmable Switch = سوییچ قابل برنامه‌ریزی

Floating Gate = گیت شناور




مدارهای منطقی برنامه پذیر PLA





مدارهای منطقی برنامه‌پذیر PLA





مدارهای منطقی برنامه‌پذیر PLA

- چون PLA دو طبقه گیت قابل برنامه‌ریزی دارد **گران** تمام می‌شود و **تأخیر مدار نسبتاً زیاد** است، در نتیجه **سرعت آن کم** است.
- برای حل این مسأله از مدارهای قابل برنامه‌ریزی **PAL** استفاده می‌شود.




مدارهای منطقی برنامه‌پذیر PAL

- در PLA هر دو آرایه AND و OR قابل برنامه‌ریزی هستند.
- در PAL فقط آرایه AND قابل برنامه‌ریزی است و خروجی گیت‌های AND به‌طور دائم به ورودی‌های OR متصل می‌باشند.



مدارهای منطقی برنامه پذیر PAL



$$f_1 = x_1 x_2 \bar{x}_3 + \bar{x}_1 x_2 x_3$$

$$f_2 = \bar{x}_1 \bar{x}_2 + x_1 x_2 x_3$$



دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان

مدارهای منطقی برنامه‌پذیر PAL

- در PAL چون فقط گیت‌های AND قابل برنامه‌ریزی هستند، لذا ساخت PAL کم‌هزینه‌تر از PLA می‌باشد و سرعت آن نیز بیشتر است.
- برای جبران آرایه غیرقابل برنامه‌ریزی OR، سازندگان انواع مختلفی از PAL را به بازار عرضه کرده‌اند که از لحاظ تعداد گیت‌های OR و نیز تعداد ورودی‌های گیت‌های OR با یکدیگر متفاوت هستند.
- در PAL‌ها معمولاً خروجی گیت‌های OR به فلیپ‌فلاپ متصل هستند، پس می‌توان مدارهای ترتیبی با پالس ساعت را در آن‌ها پیاده‌سازی نمود.



دانشگاه سمنان


دانشگاه سمنان

Semnan University

پردیس فرزانتگان

مدارهای منطقی برنامه پذیر PAL

ورودی‌ها و فیدبک فلیپ فلاپ‌ها





دانشگاه سمنان

دانشگاه سمنان



Semnan University

پردیس فرزانتگان

مدارهای منطقی برنامه‌پذیر PAL

PAL16R6

PAL16R8







مدارهای منطقی برنامه‌پذیر PAL

• در مدارهای PAL نسل بعدی به جای فلیپ‌فلاپ از مجموعه‌ای از فلیپ‌فلاپ، مولتی‌پلکسر و ... به نام ماکروسل (Macrocell) استفاده شد.

• با برنامه‌ریزی ورودی مولتی‌پلکسر می‌توان خروجی PAL را مستقیماً برابر تابع f یا معکوس آن استفاده نمود و یا خروجی تابع را از فلیپ‌فلاپ گرفت.





مدارهای منطقی برنامه‌پذیر PAL

- امروزه PAL‌های مختلف با انواع ماکروسل‌ها در بازار وجود دارند که نمونه‌ای از آن‌ها PAL یا PLD به شماره **PAL22V10** است
- مدارهای منطقی برنامه‌پذیر PAL و PLA به **مدارهای برنامه‌پذیر ساده (SPLD)** معروف هستند و ظرفیت آنها حدود **۲۰۰ گیت** می‌باشد.
- SPLD‌ها برای محدوده وسیعی از کاربردها مناسب هستند و امروزه تقریباً در هر سیستم دیجیتال وجود دارند.

Programmable Logic Device (PLD)

Simple Programmable Logic Device (SPLD)



دانشگاه سمنان

دانشگاه سمنان

Semnan University


پردیس فرزانتگان

مدارهای منطقی برنامه‌پذیر CPLD

- PALها، ICهای قابل برنامه‌ریزی خوبی هستند اما برای طراحی سیستم‌های پیچیده دیجیتال ممکن است چندین PAL نیاز باشد.
- مدارهای منطقی CPLD از دو یا چندین **بلوک منطقی** و تعدادی **ماکروسل** تشکیل شده‌اند که با **سیستم‌های ارتباطی** و **سوییچ‌های قابل برنامه‌ریزی** با هم ارتباط داده می‌شوند.

Switch Matrix = سوییچ‌های قابل برنامه‌ریزی
Complex Programmable Logic Device (CPLD)

مدارهای منطقی برنامه‌پذیر CPLD





دانشگاه سمنان

دانشگاه سمنان
Semnan University
پردیس فرزانتگان


مدارهای منطقی برنامه‌پذیر CPLD

• CPLDهای تجاری با اندازه‌های مختلف از ۲ تا ۱۰۰ بلوک منطقی یا SPLD و با ظرفیتی در حدود ۱۰۰۰ تا ۱۵۰۰۰ گیت ساخته شده‌اند.

• CPLD خانواده MAX9000 از شرکت Altera دارای ظرفیت در حدود ۱۲۰۰۰ گیت می‌باشد.



مدارهای منطقی برنامه‌پذیر CPLD



سری‌های CPLD شرکت Altera

MAX5000

MAX7000

MAX9000



دانشگاه سمنان

دانشگاه سمنان

Semnan University


پردیس فرزانگان

مدارهای منطقی برنامه‌پذیر CPLD

CPLD سری MAX7000



دانشگاه سمنان
Semnan University
پردیس فرزانتگان




Programmable Interconnect Array (PIA)
Logic Array Block (LAB)



مدارهای منطقی برنامه پذیر CPLD

MAX7000 سری CPLD



آرایه AND قابل برنامه ریزی = Product Select Matrix

Programmable Interconnect Array (PIA)
پالس ساعت = Array Clock



دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان

مدارهای منطقی برنامه پذیر CPLD

CPLD های شرکت Xilinx

XC7000

XC9500

مشابه سری MAX7000 شرکت Altera





دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان

مزایای مدارهای منطقی برنامه‌پذیر CPLD

- CPLD تأخیر کمی در حد چند نانوثانیه دارند، لذا بسیار سریع و حدود فرکانس ۱۰۰ مگاهرتز کار می‌کنند.
- CPLD ها با ابزارهای برنامه‌ریزی CAD که توسط سازندگان تهیه شده است قابل برنامه‌ریزی هستند.
- CPLD به علت سرعت زیاد و ظرفیت بالا (حدود چند هزار گیت در یک IC) برای طراحی نمونه‌سازی سیستم دیجیتال، کنترل‌کننده‌های گرافیکی، شبکه‌های کامپیوتری LAN، قسمت‌های مختلف پروسور و ... به کار برده می‌شوند.



دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان

مزایای مدارهای منطقی برنامه‌پذیر CPLD

به‌طور کلی CPLD برای طراحی سیستم‌های دیجیتالی که به تعداد زیاد گیت‌های AND و OR نیاز دارند به‌کار برده می‌شود.

یکی از محاسن CPLD این است که قابل برنامه‌ریزی مجدد می‌باشد.




سویچ‌های قابل برنامه‌ریزی CPLD و PPGA



ترانزیستور سویچ قابل برنامه‌ریزی با گیت شناور



دانشگاه سمنان
Semnan University
پردیس فرزانتگان






دانشگاه سمنان

دانشگاه سمنان


Semnan University

پردیس فرزانتگان

ترانزیستور سویچ قابل برنامه ریزی با گیت شناور



ترانزیستور سویچ قابل برنامه‌ریزی با گیت شناور






دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان


ترانزیستور سویچ قابل برنامه ریزی با گیت شناور




ترانزیستور سویچ قابل برنامه‌ریزی با گیت شناور (EPROM)



دانشگاه سمنان
Semnan University
پردیس فرزانتگان



ترانزیستور سویچ قابل برنامه‌ریزی با گیت شناور (EPROM)




دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان

سوئیچ قابل برنامه‌ریزی با حافظه SRAM



دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان




دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان

سوئیچ قابل برنامه ریزی با حافظه SRAM





دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان

سوییچ قابل برنامه‌ریزی با حافظه SRAM

- در برخی از FPGAها، سوییچ‌های قابل برنامه‌ریزی ترانزیستوری به کار برده می‌شود که با حافظه SRAM برنامه‌ریزی یا کنترل می‌شوند.
- اگر خروجی حافظه SRAM برابر با ۱ شود، سوییچ ترانزیستوری بسته شده و دو سیم را به هم متصل می‌کند.
- در برخی از FPGAها از مولتی‌پلکسر به‌عنوان سوییچ استفاده می‌شود که با قرار دادن مقدار حافظه SRAM در قسمت کنترل مولتی‌پلکسر، هر یک از ورودی‌های مورد نظر مولتی‌پلکسر به خروجی آن متصل می‌شود.




دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان

سویچ قابل برنامه ریزی آنتی فیوز





دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان

سوییچ قابل برنامه‌ریزی آنتی‌فیوز

- سوییچ آنتی‌فیوز فقط یک بار برنامه‌ریزی می‌شود لذا FPGA برای همیشه برنامه‌ریزی می‌گردد و قابل برنامه‌ریزی مجدد نمی‌باشد.
- سوییچ SRAM با تغییر مقدار SRAM مجدداً برنامه‌ریزی می‌شود، لذا FPGA‌های با سوییچ SRAM را می‌توان مجدداً برنامه‌ریزی نمود.
- اشکال سوییچ SRAM این است که با قطع برق اطلاعات آن از بین می‌رود لذا باید باتری یا وسایل دیگر برای حالت قطع برق در مدار FPGA قرار داده شود.



مقایسه سویچ‌های قابل برنامه‌ریزی


فن آوری ساخت	فرار بودن	قابلیت برنامه‌ریزی مجدد	نام
Bipolar	خیر	خیر	فیوز
UVCMOS	خیر	بله خارج از مدار	EPROM
EECMOS	خیر	بله درون مدار	EEPROM
CMOS	بله	بله درون مدار	SRAM
CMOS+	خیر	خیر	آنتی فیوز




چرا FPGA؟

چند نوع پیاده سازی سخت افزاری داریم؟

با قطعات گسسته و آماده



با سخت افزارهای برنامه پذیر





چرا FPGA؟

چند نوع پیاده سازی سخت افزاری داریم؟

با قطعات گسسته و آماده

- ✓ تعداد قطعات زیاد
- ✓ غیر قابل تغییر
- ✓ حساس به نویز
- ✓ قطعات محدود
- ✓ طراحی زمان بر
- ⋮
- ⋮


با سخت افزارهای برنامه پذیر

- ✓ سریع
- ✓ کم توان
- ✓ قابل تغییر
- ✓ مناسب برای طراحی های پیچیده
- ✓ موجود در اندازه های کوچک
- ⋮
- ⋮
- برای طراحی های ساده



به شکل کلی چند نوع FPGA داریم؟


❖ یک FPGA از چه چیزی ساخته شده؟





به شکل کلی چند نوع FPGA داریم؟

❖ یک FPGA از چه چیزی ساخته شده؟






به شکل کلی چند نوع FPGA داریم؟


Logic Block ها چند نوع هستند؟ ➤

LUT



x	y	z	f
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

MUX





به شکل کلی چند نوع FPGA داریم؟

➤ Logic Block ها چند نوع هستند؟

LUT

✓ فرآیند طراحی ساده تر است.

✓ پیچیدگی و تاخیر طراحی به پیچیدگی تابع وابسته نیست.

➤ برای ساخت، ترانزیستور زیاد نیاز دارد.

MUX

✓ تعداد ترانزیستور وابسته به طراحی است.

➤ تاخیر برای توابع پیچیده بیشتر می شود.

➤ روند طراحی پیچیده تر است.



دانشگاه سمنان


دانشگاه سمنان

Semnan University

پردیس فرزانتگان

به شکل کلی چند نوع FPGA داریم؟



➤ Switch ها چند نوع هستند؟





به شکل کلی چند نوع FPGA داریم؟

➤ Switch ها چند نوع هستند؟





به شکل کلی چند نوع FPGA داریم؟

➤ Switch ها چند نوع هستند؟

SRAM

✓ قابل برنامه ریزی مجدد.

➤ ترانزیستور زیادی نیاز دارد.

➤ حافظه آن فرار است.

EEPROM

✓ قابل برنامه ریزی مجدد.

✓ ترانزیستور کمتر می خواهد.

✓ حافظه آن غیر فرار است.

➤ گران تر است.




دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان

ساختار FPGA با سلول‌های منطقی به صورت ردیفی





دو اختلاف اساسی بین CPLD و FPGA

سرعت

در FPGA، سویچ‌های قابل برنامه‌ریزی زیادی برای اتصال بلوک‌های FPGA به کار می‌رود که دارای تأخیر می‌باشند.

FPGAها **تأخیر بیشتری** نسبت به CPLDها و PALها دارند.

امکانات

FPGAها با ظرفیت در حدود چند هزار گیت، دارای **امکانات بیشتری** نسبت به CPLDها می‌باشند.

می‌توان با استفاده از FPGAها **مدارهای پیچیده‌تر و بزرگتری** را طراحی نمود




دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان

سلول منطقی FPGA مبتنی بر MUX خانواده Act-1 از شرکت Actel






سلول منطقی FPGA مبتنی بر MUX خانواده Act-1 از شرکت Actel





x	y	z	f
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	0	1	1
1	1	0	1
1	1	1	1

$$f = xy + z$$





سلول منطقی FPGA مبتنی بر MUX خانواده Act-1 از شرکت Actel







سول منطقی FPGA مبتنی بر LUT

ABC	F
000	0
001	1
010	0
011	1
100	0
101	1
110	1
111	1

الف: جدول درستی تابع F
 $F=AB+C$





ج: مدار تابع



سلول منطقی FPGA مبتنی بر LUT

A	B	C_i	S	C_o
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1






دانشگاه سمنان

دانشگاه سمنان
Semnan University
پردیس فرزانتگان

سلول منطقی CLB، FPGA های سری XC4000 شرکت Xilinx






دانشگاه سمنان

دانشگاه سمنان

Semnan University


پردیس فرزانتگان

آرایه بلوک‌های منطقی CLB، FPGAهای سری XC4000





مقایسه تراشه‌ها از دیدگاه تجمع‌پذیری






دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان

روش طراحی سیستم‌های دیجیتال با FPGA





وارد کردن طرح اولیه و کامپایل

۱- ترسیم شماتیک با ادیتور گرافیک در محیط ابزار برنامه‌ریزی PPGA

۲- توصیف طرح با زبان توصیف سخت‌افزار VHDL با استفاده از ویرایشگر
متن HDL

وارد کردن طرح اولیه و کامپایل


```
library ieee;
use ieee.std_logic_1164.all;
entity pro is
    port(a,b,c,d: in std_logic;
         sel: in std_logic_vector(1 downto 0);
         o: out std_logic);
end;
architecture MULCA of pro is
begin
    process(a,b,c,d,sel)
    begin
        case sel is
            when "00" => o <=a;
            when "01" => o <=b;
            when others => null;
        end case;
    end process;
end;
```



شبیه‌سازی



دانشگاه سمنان
Semnan University
پردیس فرزانتگان



وارد کردن طرح اولیه، کامپایل و شبیه‌سازی

```

fig4_13.vhd
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;

ENTITY Fig4_13 IS
    PORT(
        a, b: IN std_logic;
        x: OUT std_logic);
END Fig4_13;

ARCHITECTURE arc OF Fig4_13 IS
    BEGIN
        x<=a AND b;
    END arc;
        
```

Name	Value at 0 ps
a	B 0
b	B 0
x	B 0





دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان

سنتز و آماده کردن طرح برای پیاده‌سازی

• سنتز یعنی تبدیل برنامه VHDL به **معادل عناصر منطقی** مانند جمع‌کننده، مولتی‌پلکسر، ثبات، دیکدر، فلیپ‌فلاپ و ... و اتصالات مربوطه که به آن **netlist** گفته می‌شود.

• چون طرح اولیه منطقی معمولاً به‌طور **بهینه نیست**، در ابزارهای برنامه‌ریزی FPGA الگوریتم‌هایی وجود دارد که طرح اولیه را بهینه می‌کند.




فایل پیاده‌سازی

- در این مرحله نوع FPGA را مشخص می‌کنیم و با استفاده از **فایل سنتز** که شامل **بلوک‌های منطقی** و **ارتباطات** آنها می‌باشد فایل با یک **سری بیت‌های باینری** تولید می‌شود که با استفاده از آن تعدادی **سوییچ‌ها** و **بلوک‌های منطقی FPGA** می‌توانند **برنامه‌ریزی** شوند.
- در این مرحله **محل بلوک‌های منطقی مورد نیاز** در FPGA مشخص و **ارتباطات** آنها در سیلیکن FPGA نیز مشخص می‌شود.



انتخاب بلوک‌های منطقی (Placement) و ارتباط (Routing) آنها در FPGA





شبیه‌سازی زمانی (اختیاری)

- در این مرحله مقدار تأخیر گیت‌های بلوک‌های منطقی مشخص می‌شود در نتیجه زمان‌بندی و تأخیر واقعی مدار بررسی می‌گردد.
- برخی ابزارهای برنامه‌ریزی FPGA این مرحله را مرحله **Verification** می‌نامند.




دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان


برنامه ریزی FPGA



کامپیوتر با ابزار برنامه ریزی FPGA
مانند QUARTUS II یا
MAX+PLUS II یا ...



روش طراحی سیستم‌های دیجیتال با FPGA





دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانتگان