



دانشگاه سمنان
Semnan University
پردیس فرمانگان

بسمه تعالیٰ



دانشگاه سمنان
Semnan University
پردیس فرمانگان

طراحی کامپیووتری سیستم‌های دیجیتال

Computer-Aided Digital System Design

مدرس
فاطمه دارائی

f_daraei@semnan.ac.ir

<https://fdaraei.profile.semnan.ac.ir>



دانشگاه سمنان

دانشگاه سمنان

Semnan University

بردیس فرمانکان





طراحی خودکار مدارهای دیجیتال با VHDL و زبان توصیف سخت افزار FPGA

نویسنده: دکتر حسن سیدررضی

انتشارات ناقوس





دانشگاه سمنان


Semnan University

پردیس فرمانگان

دانشگاه سمنان

Semnan University

پردیس فرمانگان



VHDL مقدماتی: از شبیه سازی تا سنتز

نویسنده: سوداکار یالامانچی

مترجم: عبدالکریم زعمری، فرناز نکویی

ناشر: نص




دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فریدن



Circuit Design with VHDL

Volnei A. Pedroni

MIT Press



دانشگاه سمنان

Semnan University

پردیس فرزاگان

ارزشیابی

۶ نمره

میان ترم



۱۰ نمره

پایان ترم



۲ نمره

تکلیف



۳ نمره

پروژه



مجموع از ۲۱ نمره



سرفصل دروس

فصل اول

مقدمات و مفاهیم اولیه

فصل دوم

زبان های توصیف سخت افزار

فصل سوم

آموزش زبان توصیف VHDL

فصل چهارم

سنتر سخت افزار

فصل پنجم

طراحی سیستم های دیجیتال با PLD

اسلايد ها برگرفته از جزو دکتر محمد علی شفیعیان

<https://shafieian-education.ir/computer-aided-digital-system-design-3/>



دانشگاه سمنان

Semnan University

پردیس فرزانگان



طراحی سیستم‌های دیجیتال


طراحی سیستم دیجیتال، فرآیند **خلق** و **مدیریت** توصیف‌های متعددی از سیستم است که نمایانگر نگرش‌های متمایز با سطوح مختلف **تجزید** است.




$$S = C_{in} \oplus (A \oplus B)$$

$$C_{out} = AB + C_{in}(A \oplus B)$$








```
ENTITY full_adder IS
PORT (a, b, cin: IN BIT;
      s, cout: OUT BIT);
END full_adder;
-----
ARCHITECTURE dataflow OF full_adder IS
BEGIN
    s <= a XOR b XOR cin;
    cout <= (a AND b) OR (a AND cin) OR
          (b AND cin);
END dataflow;
```









دانشگاه سمنان
Semnan University
پردیس فرزادگان

طراحی سیستم‌های دیجیتال (شبیه‌سازی زمانی)









دانشگاه سمنان

Semnan University

پردیس فرمانی

طراحی سیستم‌های دیجیتال



طراحی سیستم‌های دیجیتال




دانشگاه سمنان

دانشگاه سمنان

Semnan University

پر迪س فرزانگان







دانشگاه سمنان



Semnan University

پردیس فرمانی

طراحی سیستم‌های دیجیتال











توصیف ساختاری



سطوح تجزیه



زبان توصیف سخت افزار



زبان توصیف سخت افزار
VHDL, Verilog, SystemC



مدارات مجتمع قابل برنامه ریزی

چشم‌انداز

أنواع مدارات مجتمع قابل برنامه ریزی و ویژگی آنها

سوییچ‌های قابل برنامه ریزی SRAM و آنتی‌فیوز

ساختار CPLD و FPGA و سلول‌های منطقی قابل برنامه ریزی

روش طراحی سیستم‌های دیجیتال با VHDL و FPGA



دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزاگان

سیستم های تعبیه شده

سیستم تعبیه شده به این معناست که پردازنده (پردازند) و سایر امکانات در یک سیستم واحد گنجانده شده اند.

روش های پیاده سازی سخت افزار در سیستم های تعییه شده

- استفاده از تراشه ASIC
- استفاده از قطعات گستته
- استفاده از کامپیوترهای صنعتی
- استفاده از تراشه های برنامه پذیر از قبیل FPGA و CPLD
- استفاده از پردازنده ها

روش های پیاده سازی سخت افزار در سیستم های تعبیه شده

استفاده از تراشه ASIC

- مخفف *Application Specific Integrated Circuit* است.
- در این روش کلیه نیازهای سیستم در قالب یک مدار مجتمع، توسط تکنولوژی VLSI و به صورت بهینه طراحی می شود.

فقط در سیستم هایی با تولید بالا مانند گوشی های تلفن همراه یا کاربردهای نظامی که کارآیی و قابلیت اطمینان اهمیت دارد، استفاده می شود.



- هزینه اولیه طراحی مهندسی بالا
- طی نمودن پروسه زمان بر و پرهزینه طراحی تراشه در زمان ارتقای سیستم





دانشگاه سمنان

دانشگاه سمنان

Semnan University

بردیس فرمانی

روش های پیاده سازی سخت افزار در سیستم های تعییه شده

استفاده از قطعات گستته

- طراحی سیستم توسط المان هایی مانند ترانزیستورها و تراشه هایی مانند سری 74XX انجام می شود.



- به دلیل تعداد المان های زیاد مورد استفاده، ابعاد و صرف توان سیستم بسیار افزایش می یابد

امروزه به ندرت از این روش استفاده می شود



روش های پیاده سازی سخت افزار در سیستم های تعییه شده

استفاده از کامپیوترهای صنعتی

- در برخی از کاربردها مانند دستگاه های خودپرداز ATM می توان از کامپیوترهای صنعتی به عنوان پردازنده استفاده کرد.



- سخت افزار سیستم به صورت آماده بوده و نیازی به طراحی ندارد.
- سیستم عامل های موجود از قبیل Windows CE و Linux کلیه سرویس های اصلی مورد نیاز سیستم را تأمین می کند.
- می توان از بسته های نرم افزاری متعددی برای نوشتمن برنامه استفاده نمود.

روش های پیاده سازی سخت افزار در سیستم های تعییه شده

استفاده از کامپیوترهای صنعتی



- ابعاد بزرگ و مصرف توان بالای سیستم باعث می شود که در بسیاری از سیستم های کم مصرف و قابل حمل نتوان از این روش استفاده کرد.
- سیستم عامل های معمول مانند ویندوز قابلیت اطمینان بالایی ندارند و نمی توان در کاربردهای حساس از آن ها استفاده کرد.
- به صورت بلادرنگ (Real Time) عمل نمی کنند که همین امر، کاربرد آنها را محدود می کند.



روش های پیاده سازی سخت افزار در سیستم های تعییه شده

استفاده از تراشه های برنامه پذیر از قبیل *CPLD* و *FPGA*

- این ادوات در مقایسه با تراشه های *ASIC* هزینه طراحی اولیه کمتری دارند.
- کارد اصلی تراشه های *FPGA* در سیستم های پردازش اطلاعات موازی و پرسرعت است.
- از تراشه های *CPLD* بیشتر به عنوان کنترل کننده حافظه استفاده می شود.



کمتر به عنوان کنترل کننده اصلی سیستم در ادوات تعییه شده استفاده می شوند.



• مصرف توان تراشه های *FPGA* بیش از میکروکنترلرها است



دانشگاه سمنان

Semnan University

پردیس فریدان

روش های پیاده سازی سخت افزار در سیستم های تعییه شده

استفاده از پردازنده ها


میکرопرոسسورهای عمومی (همه منظوره)

پردازنده های DSP

میکروکنترلرها

با توجه به نوع کاربرد

روش های پیاده سازی سخت افزار در سیستم های تعییه شده




أنواع مدارهای منطقی برنامه‌پذیر

- در گذشته، طراحی سیستم‌های دیجیتال با مجموعه‌ای از گیت‌ها و IC‌های استاندارد انجام می‌شد.
- امروزه طراحی این سیستم‌ها با استفاده از مدارهای منطقی برنامه‌پذیر تغییرات زیادی نموده است.
- این مدارها با ظرفیتی در حدود ۱۰۰ تا چندهزار گیت در یک مدار مجتمع VLSI قرار دارند.


Field Programmable Device (FPD)
Programmable Logic Device (PLD)  مدارهای منطقی برنامه‌پذیر
Very Large Scale Integrated Circuits (VLSI)




مدارهای منطقی برنامه‌پذیر PLA



PLA = Programmable Logic Array



مدارهای منطقی برنامه‌پذیر PLA




$$f_1 = x_1x_2 + x_1\bar{x}_3 + \bar{x}_1\bar{x}_2x_3$$

$$f_2 = x_1x_2 + x_1x_3 + \bar{x}_1\bar{x}_2x_3$$



دانشگاه سمنان
Semnan University
پردیس فرزاگان

مدارهای منطقی برنامه‌پذیر PLA



$$f_1 = x_1 x_2 + x_1 \bar{x}_3 + \bar{x}_1 \bar{x}_2 x_3$$


$$f_2 = x_1 x_2 + x_1 x_3 + \bar{x}_1 \bar{x}_2 x_3$$

مدارهای منطقی برنامه‌پذیر PLA

- PLA شامل یک طبقه آرایه‌ای از گیت AND و یک طبقه آرایه از گیت OR می‌باشد.
- هر یک از ورودی‌ها یا معکوس آن‌ها به گیت AND متصل می‌شوند، در نتیجه خروجی گیت AND حاصلضرب ورودی یا معکوس آنها است.
- خروجی هر گیت OR، مجموع منطقی خروجی‌های AND می‌باشد.
- مدار PLA برای پیاده‌سازی توابع منطقی که به صورت مجموع حاصلضرب (SOP) است بسیار مناسب می‌باشد.

آیا هر تابع منطقی را می‌توان با PLA پیاده‌سازی کرد؟

چون هر تابع منطقی را می‌توان بر حسب مجموع حاصلضرب (SOP) نوشت، لذا هر تابع منطقی قابل پیاده‌سازی بر PLA است



مدارهای منطقی برنامه‌پذیر PLA



مدارهای منطقی برنامه‌پذیر PLA

- در آرایه PLA هر خط عمودی داخل آرایه AND. خروجی یک مدار AND است که در محل تقاطع هر سطر و ستون عمودی یک سوییچ قابل برنامه‌ریزی گذاشته شده است.
- سوییچ قابل برنامه‌ریزی یک دیود با فیوز به‌طور سری یا یک ترانزیستور MOS با گیت شناور باشد.
- این سوییچ‌های قابل برنامه‌ریزی با ابزارهای برنامه‌ریزی CAD برنامه‌ریزی می‌شوند.


Computer Aided Design (CAD)

Programmable Switch = سوییچ قابل برنامه‌ریزی

Floating Gate = گیت شناور



مدارهای منطقی برنامه‌پذیر PLA






دانشگاه سمنان

Daneshgah-e Semnan

Semnan University

پردیس فریدن

مدارهای منطقی برنامه‌پذیر PLA



مدارهای منطقی برنامه‌پذیر PLA

- چون PLA دو طبقه گیت قابل برنامه‌ریزی دارد **گران** تمام می‌شود و **تأخیر مدار نسبتاً زیاد** است، در نتیجه **سرعت آن کم** است.
- برای حل این مسئله از مدارهای قابل برنامه‌ریزی **PAL** استفاده می‌شود.



دانشگاه سمنان

دانشگاه سمنان


Semnan University

پردیس فرمانی

مدارهای منطقی برنامه‌پذیر PAL

- در PLA هر دو آرایه AND و OR قابل برنامه‌ریزی هستند.
- در PAL **فقط آرایه AND** قابل برنامه‌ریزی است و خروجی گیت‌های AND به طور دائم به ورودی‌های OR متصل می‌باشند.

مدارهای منطقی برنامه‌پذیر PAL



$$f_1 = x_1 x_2 \bar{x}_3 + \bar{x}_1 x_2 x_3$$

$$f_2 = \bar{x}_1 \bar{x}_2 + x_1 x_2 x_3$$



دانشگاه سمنان

Semnan University

پردیس فرمانی

مدارهای منطقی برنامه‌پذیر PAL

- در PAL چون فقط گیت‌های AND قابل برنامه‌ریزی هستند، لذا ساخت کم‌هزینه‌تر از PLA می‌باشد و سرعت آن نیز بیشتر است.
- برای جبران آرایه غیرقابل برنامه‌ریزی OR، سازندگان انواع مختلفی از PAL را به بازار عرضه کرده‌اند که از لحاظ تعداد گیت‌های OR و نیز تعداد ورودی‌های OR با یکدیگر متفاوت هستند.
- در PAL‌ها معمولاً خروجی گیت‌های OR به **فليپ‌فلاپ** متصل هستند، پس می‌توان مدارهای ترتیبی با پالس ساعت را در آن‌ها پیاده‌سازی نمود.



دانشگاه سمنان


دانشگاه سمنان

Semnan University

پردیس فرمانی

مدارهای منطقی برنامه‌پذیر PAL

ورودی‌ها و فیدبک فلیپ‌فلاپ‌ها





دانشگاه سمنان



Semnan University

پردیس فرزاگان

مدارهای منطقی برنامه‌پذیر PAL

PAL16R6

PAL16R8







مدارهای منطقی برنامه‌پذیر PAL

- در مدارهای PAL نسل بعدی به جای فلیپ‌فلاپ از مجموعه‌ای از فلیپ‌فلاپ، مولتی‌پلکسر و ... به نام ماکروسل (Macrocell) استفاده شد.

- با برنامه‌ریزی ورودی مولتی‌پلکسر می‌توان خروجی PAL را مستقیماً برابر تابع f یا معکوس آن استفاده نمود و یا خروجی تابع را از فلیپ‌فلاپ گرفت.



مدارهای منطقی برنامه‌پذیر PAL

- امروزه PAL‌های مختلف با انواع ماکروسل‌ها در بازار وجود دارند که نمونه‌ای از آن‌ها PLD یا PAL به شماره **PAL22V10** است
- مدارهای منطقی برنامه‌پذیر PAL و PLA به مدارهای برنامه‌پذیر ساده (SPLD) معروف هستند و ظرفیت آنها حدود ۲۰۰ گیت می‌باشد.
- SPLD‌ها برای محدوده وسعیی از کاربردها مناسب هستند و امروزه تقریباً در هر سیستم دیجیتالی وجود دارند.

Programmable Logic Device (PLD)

Simple Programmable Logic Device (SPLD)



دانشگاه سمنان

Semnan University

پردیس فرمانی

مدارهای منطقی برنامه‌پذیر CPLD

- IC‌ها، PAL‌ها، قابل برنامه‌ریزی خوبی هستند اما برای طراحی سیستم‌های پیچیده دیجیتال ممکن است چندین PAL نیاز باشد.
- مدارهای منطقی CPLD از دو یا چندین بلوک منطقی و تعدادی ماکروسل تشکیل شده‌اند که با سیستم‌های ارتباطی و سوییچ‌های قابل برنامه‌ریزی با هم ارتباط داده می‌شوند.

Switch Matrix = سوییچ‌های قابل برنامه‌ریزی
Complex Programmable Logic Device (CPLD)




دانشگاه سمنان

Semnan University

پردیس فرمانی

مدارهای منطقی برنامه‌پذیر CPLD





دانشگاه سمنان

Semnan University

پردیس فرمانی

مدارهای منطقی برنامه‌پذیر CPLD

- CPLD‌های تجاری با اندازه‌های مختلف از ۲۰۰ تا ۱۰۰۰ بلوک منطقی یا SPLD و با ظرفیت در حدود ۱۰۰۰ تا ۱۵۰۰۰ گیت ساخته شده‌اند.

- خانواده MAX9000 از شرکت Altera دارای ظرفیت در حدود ۱۲۰۰ گیت می‌باشد.






دانشگاه سمنان

Daneshgah-e Semnan

Semnan University

پردیس فرزاگان

مدارهای منطقی برنامه‌پذیر CPLD



سری‌های CPLD شرکت Altera

MAX5000

MAX7000

MAX9000



دانشگاه سمنان


دانشگاه سمنان

Semnan University

پردیس فرمانی

مدارهای منطقی برنامه‌پذیر CPLD

MAX7000 سری CPLD



Programmable Interconnect Array (PIA)
Logic Array Block (LAB)



دانشگاه سمنان


Daneshgah-e Semnan

Semnan University

پردیس فرمانی

Programmable Interconnect Array (PIA)
Array Clock = پالس ساعت

MAX7000 سری CPLD



آرایه AND قابل برنامه ریزی = Product Select Matrix



دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزاگان


مدارهای منطقی برنامه‌پذیر CPLD

Xilinx های شرکت CPLD

XC7000

XC9500

مشابه سری MAX7000 شرکت Altera





مزایای مدارهای منطقی برنامه‌پذیر CPLD

- CPLD تأخیر کمی در حد چند نانوثانیه دارند، لذا بسیار سریع و حدود فرکانس ۱۰۰ مگاهرتز کار می‌کنند.
- CPLD‌ها با ابزارهای برنامه‌ریزی CAD که توسط سازندگان تهیه شده است قابل برنامه‌ریزی هستند.
- CPLD به علت سرعت زیاد و ظرفیت بالا (حدود چند هزار گیت در یک IC) برای طراحی نمونه‌سازی سیستم دیجیتال، کنترل‌کننده‌های گرافیکی، شبکه‌های کامپیوتری LAN، قسمت‌های مختلف پروسسور و ... به کار برده می‌شوند.

مزایای مدارهای منطقی برنامه‌پذیر CPLD

به طور کلی CPLD برای طراحی سیستم‌های دیجیتالی که به تعداد زیاد گیت‌های AND و OR نیاز دارند به کار بردۀ می‌شود.

یکی از محسن CPLD این است که قابل برنامه‌ریزی مجدد می‌باشد.

سویچ‌های قابل برنامه‌ریزی PPGA و CPLD

کاربرد در PLAها

نخستین نوع سویچ قابل برنامه‌ریزی
با برنامه‌ریزی ارتباط آن قطع می‌شد

فیوز

۱

ترانزیستور با گیت شناور

کاربرد در مدارهای مجتمع CMOS با ظرفیت زیاد مانند
EEPROM و EEPROM مشابه حافظه‌های

کاربرد در FPGAها

سویچ‌های با کنترل SRAM

۲


آن‌تی‌فیوز

۳




دانشگاه سمنان
Semnan University
پردیس فرزاگان

ترانزیستور سوییچ قابل برنامه ریزی با گیت شناور




ترانزیستور سوییچ قابل برنامه ریزی با گیت شناور





دانشگاه سمنان
Semnan University
پردیس فرزاگان

ترانزیستور سوییچ قابل برنامه ریزی با گیت شناور






دانشگاه سمنان

Semnan University

پردیس فرمانی

ترانزیستور سویچ قابل برنامه ریزی با گیت شناور






دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرمانی

ترانزیستور سویچ قابل برنامه ریزی با گیت شناور (EPROM)






دانشگاه سمنان

Semnan University

پردیس فرمانی

ترانزیستور سوییچ قابل برنامه ریزی با گیت شناور (EPROM)



46




دانشگاه سمنان

Semnan University

پردیس فرمانی

سویچ قابل برنامه ریزی با حافظه SRAM





دانشگاه سمنان


دانشگاه سمنان

Semnan University

پردیس فریدان

سویچ قابل برنامه ریزی با حافظه SRAM

سویچ ترانزیستور که با حافظه SRAM کنترل می شود.



سویچ قابل برنامه ریزی با حافظه SRAM

- در برخی از FPGAها، سویچ‌های قابل برنامه ریزی ترازیستوری به کار برده می‌شود که با حافظه SRAM برنامه ریزی یا کنترل می‌شوند.
- اگر خروجی حافظه SRAM برابر با ۱ شود، سویچ ترازیستوری بسته شده و دو سیم را به هم متصل می‌کند.
- در برخی از FPGAها از مولتی‌پلکسر به عنوان سویچ استفاده می‌شود که با قرار دادن مقدار حافظه SRAM در قسمت کنترل مولتی‌پلکسر، هر یک از ورودی‌های مورد نظر مولتی‌پلکسر به خروجی آن متصل می‌شود.




دانشگاه سمنان

Semnan University

پردیس فرزاگان

سویچ قابل برنامه ریزی آنتی فیوز



سویچ قابل برنامه ریزی آنتی فیوز

- سویچ آنتی فیوز فقط **یک** بار برنامه ریزی می شود لذا **FPGA** برای همیشه برنامه ریزی می گردد و **قابل برنامه ریزی** مجدد نمی باشد.
- سویچ **SRAM** با تغییر مقدار **SRAM** مجدداً برنامه ریزی می شود، لذا **FPGA** های با سویچ **SRAM** را می توان مجدداً برنامه ریزی نمود.
- اشکال سویچ **SRAM** این است که با قطع برق اطلاعات آن از بین می رود لذا باید با تری یا وسائل دیگر برای حالت قطع برق در مدار **FPGA** قرار داده شود.



دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرمانی

مقایسه سوییچ‌های قابل برنامه‌ریزی

| فناوری ساخت | فرار بودن | قابلیت برنامه‌ریزی مجدد | نام |
|-------------|-----------|-------------------------|------------|
| Bipolar | خیر | خیر | فیوز |
| UVCMOS | خیر | بله خارج از مدار | EPROM |
| EECMOS | خیر | بله درون مدار | EEPROM |
| CMOS | بله | بله درون مدار | SRAM |
| CMOS+ | خیر | خیر | آننتی فیوز |



دانشگاه سمنان

دانشگاه سمنان


Semnan University

پردیس فرمانی


چرا FPGA ؟

چند نوع پیاده سازی سخت افزاری داریم؟

با قطعات گستته و آماده



با سخت افزارهای برنامه پذیر





دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرمانی

چرا ؟ FPGA

چند نوع پیاده سازی سخت افزاری داریم؟

با قطعات گستته و آماده

- ✓ تعداد قطعات زیاد
- ✓ غیر قابل تغییر
- ✓ حساس به نویز
- ✓ قطعات محدود
- ✓ طراحی زمان برا
- .
- .


با سخت افزارهای برنامه پذیر

- ✓ سریع :FPGA
- ✓ کم توان
- ✓ قابل تغییر
- ✓ مناسب برای طراحی های پیچیده
- ✓ موجود در اندازه های کوچک
- .
- برای طراحی های ساده



به شکل کلی چند نوع FPGA داریم؟


❖ یک FPGA از چه چیزی ساخته شده؟





به شکل کلی چند نوع FPGA داریم؟


❖ یک FPGA از چه چیزی ساخته شده؟






به شکل کلی چند نوع FPGA داریم؟

ها چند نوع Logic Block ➤



| x | y | z | f |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |





دانشگاه سمنان

Semnan University

پردیس فرمانی

به شکل کلی چند نوع FPGA داریم؟

ها چند نوع هستند؟ Logic Block ➤

LUT


- ✓ فرآیند طراحی ساده تر است.
- ✓ پیچیدگی و تاخیر طراحی به پیچیدگیتابع وابسته نیست.
- برای ساخت، ترانزیستور زیاد نیاز دارد.

MUX

- ✓ تعداد ترانزیستور وابسته به طراحی است.
- تاخیر برای توابع پیچیده بیشتر می شود.
- روند طراحی پیچیده تر است.

به شکل کلی چند نوع FPGA داریم؟

ها چند نوع هستند? Switch ➤







دانشگاه سمنان
Semnan University
پردیس فرزاگان

به شکل کلی چند نوع FPGA داریم؟

ها چند نوع هستند? Switch ➤





به شکل کلی چند نوع FPGA داریم؟

ها چند نوع هستند؟ Switch ➤

SRAM

- قابل برنامه ریزی مجدد.
- ترانزیستور زیادی نیاز دارد.
- حافظه آن غیر فرار است.


EEPROM

- قابل برنامه ریزی مجدد.
- ترانزیستور کمتر می خواهد.
- حافظه آن غیر فرار است.

➤ گران تر است.



ساختار FPGA با سلول های منطقی به صورت ردیفی





دانشگاه سمنان

Semnan University

پردیس فرمانی

دو اختلاف اساسی بین **FPGA** و **CPLD**

سرعت

در **FPGA**، سوییچ‌های قابل برنامه‌ریزی زیادی برای اتصال بلوک‌های **FPGA** به کار می‌رود که دارای تأخیر می‌باشند.

ها **FPGA** **تأخیر بیشتری** نسبت به **PAL**‌ها و **CPLD** دارند.

امکانات

ها **FPGA** با ظرفیت در حدود چند هزار گیت، دارای **امکانات بیشتری** نسبت به **CPLD**‌ها می‌باشند.

می‌توان با استفاده از **FPGA**‌ها **مدارهای پیچیده‌تر و بزرگتری** را طراحی نمود




دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فریدن

سلول منطقی FPGA مبتنی بر خانواده Act-1 از شرکت Actel





دانشگاه سمنان


Semnan University

پردیس فرزادگان

سلول منطقی FPGA مبتنی بر خانواده Actel از شرکت





| x | y | z | f |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |

$$f = xy + z$$





سلول منطقی FPGA مبتنی بر خانواده Act-1 از شرکت





دانشگاه سمنان

دانشگاه سمنان



Semnan University

پردیس فرمانی

سلول منطقی FPGA مبتنی بر LUT

| ABC | F |
|-----|---|
| 000 | 0 |
| 001 | 1 |
| 010 | 0 |
| 011 | 1 |
| 100 | 0 |
| 101 | 1 |
| 110 | 1 |
| 111 | 1 |

الف: جدول درستی تابع F
 $F = AB + C$








دانشگاه سمنان

Semnan University

پردیس فرزادگان


سلول منطقی FPGA مبتنی بر LUT

| A | B | C_i | S | C_o |
|---|---|-------|---|-------|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |






سلول منطقی CLB های سری FPGA، XC4000 شرکت Xilinx






آرایه بلوک‌های منطقی FPGA، CLB های سری XC4000





مقایسه تراشه‌ها از دیدگاه تجمع‌پذیری






دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرمانی

روش طراحی سیستم‌های دیجیتال با FPGA



وارد کردن طرح اولیه و کامپایل

- ۱- ترسیم شماتیک با ادیتور گرافیک در محیط ابزار برنامه ریزی PPGA
- ۲- توصیف طرح با زبان توصیف سخت افزار VHDL با استفاده از ویرایشگر متن HDL



دانشگاه سمنان

Semnan University

پردیس فرمانی

وارد کردن طرح اولیه و کامپایل

```
library ieee;
use ieee.std_logic_1164.all;
entity pro is
    port(a,b,c,d: in std_logic;
          sel: in std_logic_vector(1 downto 0);
          o: out std_logic);
end;
architecture MULCA of pro is
begin
process(a,b,c,d,sel)
begin
    case sel is
        when "00" => o <=a;
        when "01" => o <=b;
        when others => null;
    end case;
end process;
end:
```




دانشگاه سمنان


دانشگاه سمنان

Semnan University

پردیس فریدن

شبیه‌سازی






سنتز و آماده کردن طرح برای پیاده‌سازی

- سنتز یعنی تبدیل برنامه VHDL به **معادل عناصر منطقی** مانند جمع‌کننده، مولتی‌پلکسر، ثبات، دیکدر، فلیپ‌فلاپ و و اتصالات مربوطه که به آن گفته **netlist** می‌شود.
- چون طرح اولیه منطقی معمولاً به‌طور **بهینه نیست**، در ابزارهای برنامه‌ریزی **FPGA** الگوریتم‌هایی وجود دارد که طرح اولیه را بهینه می‌کند.

فایل پیاده‌سازی

- در این مرحله نوع FPGA را مشخص می‌کنیم و با استفاده از **فایل سنتز** که شامل **بلوک‌های منطقی** و **ارتباطات** آنها می‌باشد فایلی با یک سری **بیت‌های باینری** تولید می‌شود که با استفاده از آن تعدادی **سوییچ‌ها** و **بلوک‌های منطقی** FPGA می‌توانند برنامه‌ریزی شوند.
- در این مرحله محل **بلوک‌های منطقی** مورد نیاز در FPGA مشخص و ارتباطات آنها در سیلیکن FPGA نیز مشخص می‌شود.

انتخاب بلوک‌های منطقی (Routing) و ارتباط (Placement) آنها در FPGA





دانشگاه سمنان

Semnan University

پردیس فرزاگان

شبیه‌سازی زمانی (اختیاری)

- در این مرحله **مقدار تأخیر گیت‌های بلوک‌های منطقی** مشخص می‌شود در نتیجه **زمان‌بندی و تأخیر واقعی** مدار بررسی می‌گردد.
- برخی ابزارهای برنامه‌ریزی FPGA این مرحله را **Verification** می‌نامند.




دانشگاه سمنان

Semnan University

پردیس فرزاگان

FPGA



کامپیوتر با ایز او برنامه ریزی
FPGA مانند QUARTUS II یا
... یا MAX+PLUS II




دانشگاه سمنان

Semnan University

پردیس فرمانی

روش طراحی سیستم‌های دیجیتال با FPGA





دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزاگان

پردیس فرزاگان