



دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرمانگان

بسمه تعالیٰ

طراحی کامپیوتروی سیستم‌های دیجیتال



دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرمانگان

Computer-Aided Digital System Design

مدرس
فاطمه دارائی

f_daraei@semnan.ac.ir

<https://fdaraei.profile.semnan.ac.ir>



دانشگاه سمنان

دانشگاه سمنان

Semnan University

بردیس فروزانگان

چشم‌انداز

فلسفه زبان توصیف سخت‌افزار VHDL

بلوک پایه یک طرح یا مجموعه entity/architecture

ضوابط و نکات عمومی در VHDL

روش‌های توصیف یا مدل‌سازی مدارهای دیجیتال

اسلايدها برگرفته از جزو دکتر محمد علی شفيعيان

<https://shafieian-education.ir/computer-aided-digital-system-design-3/>

VHDL چیست؟

زبان توصیف سخت افزار VHDL برای **توصیف و شبیه سازی** مدارهای دیجیتال از ساده ترین نوع یعنی گیت ها تا سیستم های پیچیده تری مانند پروسسورها و ... یا طراحی مدارهای ASIC به کار بردده می شوند.



VHDL = VHSIC Hardware Description Language

VHSIC = Very High Speed Integrated Circuits

پروژه VHSIC توسط وزارت دفاع امریکا (DOD) با هدف توسعه نسل جدیدی از مدارهای مجتمع با سرعت بالا حمایت می شد.



دانشگاه سمنان

Semnan University

پردیس فرمانی

VHDL چیست؟

در گذشته زبان‌های توصیف سخت‌افزار مانند PALASM، ABEL و ... توسط شرکت‌های مختلف برای برنامه‌ریزی مدارهای PLA، PAL و PLD به بازار عرضه شده بود.

وزارت دفاع آمریکا طراحی یک زبان جدید استاندارد برای **توصیف** مدارهای سخت‌افزاری و همچنین **انتقال داده** سیستم دیجیتال از شرکتی به شرکت و یا به کشور دیگر را به سه شرکت IBM، Texas Instruments و Intermetrics سفارش داد.



۱۹۸۰

VHDL چیست؟

اولین نسخه زبان توصیف سخت افزار VHDL عرضه شود.

در مراحل بعدی توسعه، استاندارسازی زبان با همکاری نمایندگانی از دولت و دانشگاه به IEEE واگذار شد.

مؤسسه IEEE آن را تصویب و استاندارد نمود و آن را VHDL86 نامید.

این زبان تأیید شد و به صورت استاندارد IEEE 1076_1987 ملاک قرار گرفت.




VHDL چیست؟

طی نظرخواهی مجدد ویژگی‌های جدیدی به آن اضافه شد و به صورت نسخه 1076_1993 ارائه گردید.

توسط IEEE به تصویب نهایی رسید و به صورت استاندارد IEEE به دنیا معرفی شد.

هر پنج سال یک بار تغییرات جزئی برای بالا بردن کارآیی آن انجام می‌شود.






دانشگاه سمنان

Semnan University

پردیس فریدن

VHDL چیست؟





دانشگاه سمنان
Semnan University
پردیس فریدن

ابزارهای برنامه‌ریزی FPGA

ALTERA

ALTERA
MAX+plus® II



XILINX®

ISE
DESIGN SUITE

FOUNDATION
Series Software




دانشگاه سمنان

Semnan University

پردیس فرزاگان

بلوک پایه یک طرح دیجیتال



- یک توصیف VHDL شامل :

- Entity declaration
- Architecture body

- تعریف entity در حقیقت معرفی سیگنالهای ورودی و خروجی است.

- رابطه architecture بین سیگنالهای ورودی و خروجی است.
(عملکرد/ساختار)

ساختار کلی یک فایل VHDL

```
ENTITY NAME_OF_ENTITY IS
  input and output ports.
END [entity] [NAME_OF_ENTITY];
```

```
ARCHITECTURE architecture_name OF NAME_OF_ENTITY IS
  declarations.
BEGIN
  -- Statements
  :
END architecture_name;
```




دانشگاه سمنان

Semnan University

پردیس فرمانی

بلوک پایه یک طرح دیجیتال



طرح (design) یک نیم جمع کننده



برنامه VHDL برای توصیف مدار نیم جمع کننده

```
library ieee;  
use ieee.std_logic_1164.all;
```

```
entity ha is  
port (a,b :in bit;  
      s,co :out bit);  
end ha;
```

توصیف Port ورودی
خروجی یک
نیم جمع کننده

```
architecture dataflow of ha is  
begin  
    s <= a xor b;  
    co <= a and b;  
end dataflow;
```

معماری (Architect)
مدار یک نیم جمع کننده

برنامه VHDL برای توصیف مدار نیم جمع کننده

```
library ieee;  
use ieee.std_logic_1164.all;  
  
architecture concurrent of example is  
begin  
    A <= 3;  
    Sum <= A+B;  
    B <= 7;  
end;
```

همروندی
concurrency



دانشگاه سمنان

Semnan University

پردیس فرمانی

برنامه VHDL برای توصیف مدار نیم جمع کننده

```
library ieee;
use ieee.std_logic_1164.all;

entity [نام مدار] is
    port ([معرفی ورودی خروجی ها و نوع آنها]);
end [entity];

architecture [نام آرشیتکت] of [نام مدار] is
begin
    [عبارات VHDL];
end [آرشیتکت];
```




بافر (Buffer) (Buffer)

```
library ieee;
use ieee.std_logic_1164.all;

entity cir is
port (a,b,c :in bit;
      y1,y2 :buffer bit);
end cir;

architecture dataflow of cir is
begin
  y1 <= a and b;
  y2 <= y1 or c;
end dataflow;
```



ورودی - خروجی

- در برخی از طرح‌ها، سیگنال‌های port باید هم ورودی و هم خروجی باشند.
- در این حالت، سیگنال‌های port **دوطرفه** است که به شکل inout باید تعریف شوند.
- وقتی port به صورت inout تعریف می‌شود، یعنی هم اطلاعات خروجی است و هم می‌توان به عنوان ورودی، اطلاعات را از آن خواند.




دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فریدن

خلاصه



سیگنال (Signal)

- برای اتصال قسمت‌های مختلف مدار دیجیتال از سیگنال (signal) استفاده می‌شود.
 - از نظر ساخت افزاری، سیگنال مانند سیم اتصال است که قسمت‌های مختلف یک طرح دیجیتال را به هم متصل و داده‌ها را منتقل می‌کند.
 - در واقع port نیز سیگنال (signal) است.
 - سیگنال از دو قسمت تشکیل می‌شود:
 - قسمت اول: نام سیگنال
 - قسمت دوم: نوع (Type) سیگنال که با دونقطه (:) مجزا می‌شود.
- ```
signal a:bit;
```

## سیگنال (Signal)

چندین سیگنال یا ورودی خروجی port با یک نوع (Type) را می‌توان در یک سطر نوشت  
و آنها را با کاما از هم جدا نمود

```
signal a,b,c:bit
```

```
port(a,b:in bit
 s,co:out bit)
```



## اعلانات (Declaration)

architecture archi of my-design is

signal a:bit;

begin

*VHDL Statements;*

end;

architecture archi2 of my-design is

signal Bus1,Bus2:bit\_vector(7 downto 0);

begin

*VHDL Statements;*

end;



دانشگاه سمنان


دانشگاه سمنان

Semnan University

پردیس فرمانی

## مثال

مداری را در نظر بگیرید که در آن اگر ورودی  $S$  برابر با صفر باشد، خروجی  $O$  برابر با  $a$  و اگر ورودی  $S$  برابر با 1 باشد، خروجی  $O$  مساوی  $b$  شود.






دانشگاه سمنان

Semnan University

پردیس فرمانی

```
library ieee;
use ieee.std_logic_1164.all;
entity multi is
port (a,b : in bit;
 S : in bit;
 O : out bit);
end;

architecture mux of multi is
signal o1,o2 : bit;
begin
 o1 <= not(S) and a;
 o2 <= S and b;
 O <= o1 or o2;
end mux;
```





$$O \leftarrow (\text{not}(S) \text{ and } a) \text{ or } (S \text{ and } b);$$



دانشگاه سمنان

Semnan University

پردیس فرزادگان





## ضوابط و نکات عمومی در VHDL

### • توضیح (Comment)

- در ادامه هر عبارت VHDL با قرار دادن دو خط تیره (--) می‌توان برای آن عبارت توضیح نوشت که کار آن عبارت را روشن‌تر نماید.

### • نام‌گذاری یا شناسه (Identifier)

DATA\_Bus  
Delay1  
RISE\_Time  
x10  
X\_10  
Z\_Bus  
B2

- نام‌گذاری در VHDL شامل حروف، رقم و خط تیره پایین (Underline) است.
- نام باید با حروف شروع شود و بهتر است کمتر از ۱۵ حرف باشد.
- برای نام‌گذاری نباید از کلمات کلیدی یا رزروشده در VHDL استفاده شود.

## ضوابط و نکات عمومی در **VHDL**

### • حروف کوچک و بزرگ در **VHDL**

- زبان VHDL به حروف بزرگ و کوچک **حساس نیست** یعنی هر دو را به یک معنی می‌پذیرید.
- معمولاً کلمات کلیدی یا رزرو شده در VHDL را با حروف کوچک و کلماتی که کاربر تعریف می‌کند با حروف بزرگ نمایش داده می‌شود.

### • نقطه ویرگول (;)

- هر عبارت VHDL با نقطه ویرگول پایان می‌یابد.

# ضوابط و نکات عمومی در VHDL

## • کاما (,

- لیست سیگنال‌ها معمولاً با کاما از هم جدا می‌شوند

```
Port (a,b,c:in bit;
 signal im1,im2,im3 : bit;
 Sum,Cout:out bit;)
```

## • نمایش 0 و 1 منطقی در VHDL

- صفر و یک منطقی در VHDL در علامت کوتیشن (‘) به صورت '0' و '1' نمایش داده می‌شود.
- تعدادی صفر و یک در دو کوتیشن (") نشان داده می‌شود مانند: "1011"

## ضوابط و نکات عمومی در VHDL

### نمایش اعداد در VHDL

- در VHDL اعداد صحیح (Integer) به صورت پیش فرض اعداد دهدۀ معمولی هستند.
- اعداد را می‌توان به صورت نمایی نیز نمایش داد مانند  $256E3$  که برابر  $256 \times 10^3$  یا 256000 است.
- برای نمایش اعداد باینری از علامت b یا B جلوی بیت‌های باینری استفاده می‌شود.

B"10010" ← نمایش عدد ۱۸ در مبنای ۲

- برای نمایش اعداد در پایه ۱۶ یا هگزادسیمال از علامت X یا x استفاده می‌شود

X"C9" ← نمایش عدد هگزادسیمال C9  
x"12" ← نمایش عدد هگزادسیمال 12

# ضوابط و نکات عمومی در VHDL

## • نمایش اعداد در VHDL

- برای نمایش اعداد در پایه ۸ یا اکتاو از علامت ۰ یا ۵ استفاده می‌شود

|        |   |                     |
|--------|---|---------------------|
| O"311" | ← | نمایش عدد اکتاو 311 |
| O"113" | ← | نمایش عدد اکتاو 113 |
| O"35"  | ← | نمایش عدد اکتاو 35  |



## مقدار اولیه دادن به سیگنال

- هنگام شبیه‌سازی یک مدار، تمام سیگنال‌ها یک مقدار اولیه پیش‌فرض می‌گیرند
- در صورتی که در قسمت اعلانات معماری، مقداری به سیگنال‌ها تخصیص داده شود، آن



مقدار را در ابتدای شبیه‌سازی می‌گیرد:

```
signal a:bit:='1' ;
```

- در معماری طرح نیز می‌توان به سیگنال‌ها مقدار مناسب تخصیص داد:
  - سیگنال `a` در ابتدای شبیه‌سازی مقدار اولیه `'1'` را می‌گیرد.
  - اگر به سیگنال `a` مقدار اولیه داده نشود، در این صورت چون نوع آن بیت است در ابتدای شبیه‌سازی سیگنال `a` مقدار `0` را به عنوان مقدار اولیه می‌گیرد
- ```
a<='1' ;
b<="10101011" ;
```

انواع (Types) نمایش اطلاعات سیگنال‌ها

- نوع Bit Type
- نوع Integer Type
- نوع bit_vector Type
- نوع Time Type
- نوع Boolean Type
- نوع Std_Ulogic Type و Std_Logic Type
- نوع Std_Ulogic_Vector Type و Std_Logic_Vector Type
- عبارات کلی others



Integer Type نوع

- سیگنال می‌تواند عددی Integer که اعدادی مثبت و منفی می‌باشند را دارا باشد.
- سیگنال Integer برای انجام محاسبات جمع (+)، تفریق (-)، ضرب (*)، تقسیم (/)، قدر مطلق (abs)، باقیمانده (rem) و mod به کار می‌رود.

$c \leq a + b$  a و b با هم جمع شوند و حاصل به c داده شود

$c \leq a - b$

$c \leq a * b$

$c \leq a / b$  اگر a و b و c از نوع Integer باشند و مقادیر a و b به ترتیب ۵ و ۳ باشند، خارج قسمت ۱ که Integer است به c داده می‌شود.

$c \leq \text{abs}(a)$



نوع Integer Type

$c \leq a \bmod b$ a بر b تقسیم می‌شود و با قیمانده با علامت b به c داده می‌شود

$c \leq 5 \bmod 3$ باقیمانده تقسیم ۵ بر ۳ یعنی ۲ به c داده می‌شود

$c \leq (-5) \bmod 3$ $(-5) = ((-2) * 3 + 1)$ باقیمانده ۱ به c داده می‌شود

$c \leq (-5) \bmod (-3)$ $(-5) = (1 * (-3) + (-2))$ باقیمانده ۲ - به c داده می‌شود

$c \leq 5 \bmod (-3)$ $5 = ((-2) * (-3) + (-1))$ باقیمانده ۱ - به c داده می‌شود



نوع Integer Type

$c \leq a \text{ rem } b$ بر b تقسیم می‌شود و با قیمانده با علامت a به c داده می‌شود

$$c \leq 5 \text{ rem } 3 \rightarrow 5 = (1 * 3 + 2) \rightarrow \text{باقیمانده } 2 \text{ به } c \text{ داده می‌شود}$$

$$c \leq (-5) \text{ rem } 3 \rightarrow -5 = (-1) * 3 + (-2) \rightarrow \begin{aligned} &\text{باقیمانده } -2 \text{ به} \\ &c \text{ داده می‌شود} \end{aligned}$$

$$c \leq (-5) \text{ rem } (-3) \rightarrow -5 = (1 * (-3) + (-2)) \rightarrow \begin{aligned} &\text{باقیمانده } -2 \text{ به} \\ &c \text{ داده می‌شود} \end{aligned}$$

$$c \leq 5 \text{ rem } (-3) \rightarrow 5 = ((-1) * (-3) + (2)) \rightarrow \begin{aligned} &\text{باقیمانده } +2 \text{ به} \\ &c \text{ داده می‌شود} \end{aligned}$$

نوع Integer Type

برای اعداد بدون علامت rem و mod به طرز یکسان عمل می‌کنند.

عملیات مقایسه‌ای مانند `>`, `=`, `<`, `<=` و `/` (عدم تساوی) را برای دو سیگنال از نوع Integer نیز می‌توان انجام داد که نتیجه آن به صورت True یا False می‌باشد.

در برخی از کاربردها، سیگنال‌ها و Variable‌ها از نوع Integer هستند.

مثال

برنامه‌ای با VHDL بنویسید که دو ورودی a و b که به صورت Integer هستند را با هم جمع و به خروجی c بدهد.

```
entity adder is
port (a,b : in integer range 0 to 7;
      c : out integer range 0 to 15);
end adder;
```

زمانی که سیگنال را Integer

معرفی می‌کنیم، پیش‌فرض سیگنال یک عدد ۳۲ بیتی است:

```
architecture behav of adder is
begin
    c <= a + b;
end behav;
```

چون در عمل با ا عدد کوچکتری کار می‌کنیم
بهتر است محدوده Integer را کوچکتر کنیم.



دانشگاه سمنان


دانشگاه سمنان

Semnan University

پردیس فرمانی

bit_vector Type نوع

- در VHDL مجموعه چندین عنصر که از یک نوع باشند با آرایه توصیف می‌شود.
- مجموعه‌ای از چندین بیت، عناصرهای یک آرایه به نام bit_vector را تشکیل می‌دهند.
- مثلاً اگر سیگنال‌های a و b چهار بیتی باشند، نوع این سیگنال‌ها آرایه‌ای از چهار بیت می‌باشد که با bit_vector(3 downto 0) بیان می‌شود.





دانشگاه سمنان


دانشگاه سمنان

Semnan University

پردیس فریدن

نوع bit_vector Type

```
a,b:in bit_vector(3 downto 0)
```




برای نمایش اعداد باینری باید از نوع **bit_vector** به صورت **downto** استفاده نمود.



دانشگاه سمنان

Semnan University

پردیس فرمانی



نوع bit_vector Type

```
entity equabo is
port (
    a : in bit_vector(3 downto 0);
    b : in bit_vector(3 downto 0);
    equals : out bit);
end equabo;

architecture equabo_arch of equabo is
begin
    equals <= (a(3) xnor b(3))
        and (a(2) xnor b(2))
        and (a(1) xnor b(1))
        and (a(0) xnor b(0));
end equabo_arch;
```





دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فریدن

bit_vector Type نوع




bit_vector Type نوع



دانشگاه سمنان
Semnan University

Signal d:bit_vector(0 to 3)



$$D = 12 = (1100)_2 \quad | \quad 1 \quad | \quad 1 \quad | \quad 0 \quad | \quad 0$$



دانشگاه سمنان



Semnan University

پردیس فرزاگان

bit_vector Type نوع

- زمانی که عملیات بین دو آرایه انجام می‌شود، عملیات بین عناصر از چپ به راست انجام

می‌شود:



$$w \leq v \xrightarrow{\text{معادل است با}} w(1) \leq v(0) \\ w(0) \leq v(1)$$

bit_vector Type نوع

- اگر عملیات بر روی سیگنال‌های bit_vector انجام شود، باید سیگنال‌ها دارای تعداد عناصر

مساوی باشند:

$$00101001 \text{ AND } 11100101 \longrightarrow 00100001$$

- می‌توان به قسمتی از عناصر آرایه نیز دسترسی داشت:

$$b(1 \text{ downto } 0) \leq a(3 \text{ downto } 2) \longrightarrow \begin{array}{l} b(1) \leq a(3) \\ b(0) \leq a(2) \end{array}$$

باید نوع عناصر دو طرف
یکسان باشد.

نوع bit_vector Type

- مقادیر '0' و '1' مقادیر **bit** هستند.
- برای دادن مقدار به سیگنال **bit_vector** باید مقدار 0 و 1 در علامت " قرار گیرند:

```
d : out bit_vector(3 downto 0)  
d <= B"1100" → d(0) <= '0' ← d <= X"C"  
          d(1) <= '0'  
          d(2) <= '1'  
          d(3) <= '1'
```



نوع bit_vector Type

```
d : out bit_vector(0 to 3)  
  
d <= B"1100" → d(0) <= '1'  
          d(1) <= '1'  
          d(2) <= '0'  
          d(3) <= '0'
```

- برای سیگنال‌های از نوع bit_vector می‌توان عملیات XNOR، XOR، NOR، NAND، NOT، OR، AND را انجام داد.
- عملیات مقایسه‌ای مانند $>$, $=$, $<$, $>=$, $=/$ را که نتیجه آن به صورت Boolean یعنی True یا False است را می‌توان انجام داد.

Time Type نوع

- نوع Time را نوع Physical نیز می‌نامند.
- این نوع نمایش برای اندازه‌گیری زمان است.
- این Type شامل دو قسمت می‌باشد: یکی عدد و دیگری واحد زمان.

```
q <= r NOR nq after 5 ns;
```

- انواع واحدهای زمان:

```
1 sec = 1000 ms
1 ms = 1000 us
1 us = 1000 ns
1 ns = 1000 ps
1 ps = 1000 fs
```



دانشگاه سمنان

Semnan University

پردیس فرزاگان

Time Type نوع

مثال:

```
constant delay: Time:=5 ns;  
. . .  
a <= b after delay
```



دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزاگان

Boolean Type نوع

- نوع boolean دارای دو مقدار **True** و **False** می‌باشد.
- نوع boolean نتیجه **تست منطقی** مانند مقایسه دو سیگنال حاصل می‌شود.
- عملیات مقایسه‌ای از می‌توان بین دو اپراند با عملگرهای **<**, **=>**, **=**, **<=** و **=/** انجام داد.



Boolean Type نوع

مثال: برنامه‌ای با VHDL بنویسید که دو عدد a و b چهاربیتی را با هم مقایسه کند؛ اگر دو عدد با هم برابر باشند، 1 را به equal بدهد و در غیر این صورت 0 را به equal بدهد.

```
entity equalcom is
port (
    a : in bit_vector(3 downto 0);
    b : in bit_vector(3 downto 0);
    equals : out bit);
end equalcom;

architecture equalcom_arch of equalcom is
begin
    equal <= '1' when (a=b) else '0';
end equalcom_arch;
```



دانشگاه سمنان

Semnan University

بردیس فرزاگان

Boolean Type نوع

در عبارات شرطی if نیز، نتیجه تست به صورت True و False می‌باشد.

```
if r = '1' then
    q <= '0';
end if;
```

VHDL statements

```
if a>b then
    MAX <= a;
else
    MAX <= b;
end if;
```

VHDL statements

```
if a/=b then
    MIN <= a;
end if;
```

Boolean Type نوع

نوع boolean در نتیجه عملگرهای منطقی AND، OR، NOT، NOR، NAND، XOR و XNOR نیز

حاصل می‌شود

```
if (clock'event AND clock='1') then
    q <= d;
end if;
```

VHDL statements



دانشگاه سمنان

Semnan University

بردیس فرزاگان

نوع Std_Ulogic Type و Std_Logic Type

- در شبیه‌سازی مدارهای دیجیتال، علاوه بر دو مقدار '0' و '1' که با نوع bit تعریف شوند، مقادیر دیگری نیز می‌باشند.

مقدار	توضیح	می‌شوند، مقادیر دیگری نیز می‌باشند.
'U'	Uninitialized	
'X'	Forcing Unknown	
'0'	Forcing '0' Strong '0'	library ieee
'1'	Forcing '1' Strong '1'	ieee.std_logic_1164
'Z'	High Impedance	
'W'	Weak Unknown weak '0' or '1'	
'L'	Weak '0' (read)	
'H'	Weak '1' (read)	
'-'	Don't care	



دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فریدن

Std_Ulogic Type و Std_Logic Type نوع

	U	X	0	1	Z	W	L	H	-
U	U	U	U	U	U	U	U	U	U
X	X	X	X	X	X	X	X	X	X
0	U	X	0	1	0	0	0	0	X
1	U	X	X	X	1	1	1	1	X
Z	U	X	0	1	Z	W	L	H	X
W	U	X	0	1	W	W	W	W	X
L	U	X	0	1	L	W	L	W	X
H	U	X	0	1	H	W	W	H	X
-	U	X	X	X	X	X	X	X	X



دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرمانی

نوع Std_Ulogic Type و Std_Logic Type

نوع `std_logic` این مزیت را دارد که دارای **کتابخانه‌های استاندارد** است به‌طوری که در تمام ابزارهای **FPGA** شناخته شده و قابل استفاده است، در صورتی که نوع `bit` یا ... دارای چنین ویژگی نیست.






نوع Std_Ulogic Type و Std_Logic Type

مدار زیر را با استفاده از std_logic توصیف نمایید.



```
library ieee;
use ieee.std_logic_1164.all;
entity buf is
    port(a,b : in std_logic;
          oe : in std_logic;
          y : out std_logic;
end;
architecture bu of buf is
    signal x:std_logic;
begin
    x <= a nand b;
    y <= x when oe='0' else 'Z';
end;
```






دانشگاه سمنان

Semnan University


بردیس فرمانی

نوع Std_Ulogic Type و Std_Logic Type

مدار زیر را با استفاده از std_logic توصیف نمایید.



مثال



نوع Std_Ulogic_Vector Type و Std_Logic_Vector Type

برای آرایه‌ای از بیت‌ها از نوع std_ulogic و std_logic و std_logic_vector و std_ulogic_vector برای نیز در package std_logic_1164 کتابخانه داریم.

تمام عملگرهایی که برای bit و bit_vector قابل اجرا می‌باشند، برای نوع‌های بالا نیز قابل اجرا هستند.

```
architecture RTL of exm is
    signal a,b:std_logic_vector(3 downto 0);
    signal c:std_logic_vector(3 downto 0);
begin
    a<="0101";
    a<="1101";
    c<= a AND b;
end;
```



باید دقت نمود که تعداد
بیت‌های a و b **یکسان** باشد.

نوع Std_Ulogic_Vector Type و Std_Logic_Vector Type

$f = "111Z00Z1"$  یعنی برخی از بیت‌های f برابر با 0، 1 یا امپدانس بالا Z است.

به این ترتیب، سیگنال نوع std_logic_vector می‌تواند مقادیری به غیر از 0 و 1 مانند Z و ... نیز داشته باشد.


در عبارات VHDL نوع (Type) سیگنال‌های دو طرف عبارت باید یکسان باشد.



نوع Std_Ulogic_Vector Type و Std_Logic_Vector Type

برنامه‌ای برای یک مولتی‌پلکسر ۲ به ۱ با ورودی‌های a و b و خروجی ۰ چهاربیتی و با کنترل s یک بیتی بنویسید که اگر $s=0$ باشد، خروجی ۰ برابر a و در غیر این صورت خروجی ۰ مساوی b شود.


مثال





Std_Ulogic_Vector Type و Std_Logic_Vector Type نوع

```
library ieee;
use ieee.std_logic_1164.all;
-----
entity mux is
port (a,b: in std_logic_vector(3 downto 0);
      s: in std_logic;
      o: out std_logic_vector(3 downto 0));
end;
architecture data of mux is
begin
o <= a when s='0' else b ;
end;
```





تخصیص سیگنال با عبارت کلی Others

اگر در یک طرح تعداد بیت‌های سیگنال زیاد باشد و بخواهیم به تمام یا تعدادی از بیت‌ها، یک مقدار تخصیص دهیم در این صورت از عبارت `others` استفاده می‌کنیم

```
architecture RTL of example is
    signal a:std_logic_vector(7 downto 0);
begin
    a<=others=>' 0' ;
end;
```

به تمام بیت‌های `a` که هشت بیت است، مقدار '0' را تخصیص می‌دهد که معادل است با
`a<="00000000";`



`a<=others=>' z' ;`



به تمام بیت‌های `a`، مقدار 'z' داده می‌شود
`a<="zzzzzzzz";`

Aggregative Assignment

تخصیص سیگنال با عبارت کلی Others

می توان به تعدادی از بیت ها مقداری تخصیص داد و برای بقیه بیت ها از others استفاده نمود

```
a<=(1=>'1' , 3=>'1' , others=>'0') ;
```

عبارة others يجب آخرین انتخاب باشد.



تخصیص سیگنال با عبارت کلی Others

عبارت کلی others در تخصیص مقداری به سگنال به صورت شرطی

“Conditional Signal Assignment”

برای case و when ... else نیز نوشته می‌شود

```
begin
    f<=a when sel="00" else
        c when others;
end
```

عملگرها در VHDL

اولویت
بالاتر

اولویت
پایین تر

اولویت
بالاتر

اولویت
پایین تر

- ۱) عملگرهاي NOT, قدر مطلق (abs) و توان
- ۲) عملگرهاي mode, rem, تقسيم و ضرب
- ۳) عملگرهاي چسباندن (&), تفريق و جمع
- ۴) عملگرهاي نسبی =, >, <, >=, <=, عدم تساوي (/) و تساوي (=)
- ۵) عملگرهاي منطقی AND, OR, NAND, NOR, XOR, XNOR و
- ۶) عملگرهاي علامت: برای مشخص کردن علامت مثبت یا منفی اعداد صحیح (Integer)



دانشگاه سمنان

Semnan University

پردیس فرزاگان

عملکرها در VHDL

```
res <= a AND NOT (b)      OR      NOT (b)  AND  b;
```

```
res <= (a AND NOT (b))    OR      (NOT (b)  AND  b) ;
```



دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرمانی

عملگرهای منطقی

عملگرهای منطقی شامل AND، OR، NAND، NOR، XOR، XNOR و هستند که برای عملیات روی سیگنال‌های نوع Boolean و std_logic_vector، std_logic یا bit_vector استفاده می‌شوند.

در سیگنال‌های std_logic_vector و bit_vector عملیات منطقی بر روی هر یک از بیت‌ها انجام می‌شود و نتیجه به صورت بیت با بیت حاصل می‌شود.



دانشگاه سمنان

Daneshgah-e Semnan

Semnan University

پردیس فرزاگان

عملگرهای ریاضی

این عملگرها عبارتند از `+`, `-`, `*`, `/` (تقسیم)، `abs`, `mod` و `rem` هستند که برای عملیات روی سیگنال‌های نوع `integer` و با استفاده از کتابخانه‌ها روی سیگنال‌های نوع `std_logic_vector` نیز انجام می‌شوند.



برنامه‌ای بنویسید که دو عدد چهار بیتی a و b که به صورت std_logic_vector توصیف شده‌اند را با هم جمع کند و نتیجه را به sum بدهد.

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity sample is
    port(a,b:in std_logic_vector(3 downto 0);
         sum:out std_logic_vector(3 downto 0));
end;
architecture a1 of sample is
begin
    sum <= a+b;
end;
```

عملگرهای مقایسه‌ای یا نسبی

- این عملگرها دو اپراند را با هم مقایسه می‌کنند و اعلام می‌کنند که آیا نتیجه مقایسه «درست» یا «نادرست False» است.
- این عملگرها شامل $=$, $>$, $<$, \geq , \leq , عدم تساوی (\neq) و تساوی ($=$) هستند که نتیجه تمام این عملیات، Boolean یعنی True یا False می‌باشد.
- اپراندهایی که با هم مقایسه می‌شوند برای عملگرهای $=$ و \neq از هر نوع می‌توانند باشند و برای عملگرهای $<$, $>$, \leq , \geq ممکن است از نوع Integer یا bit_vector باشد.

```
if ( (A=B) AND ((C>D) OR (E/=F)) ) then
    Y <= '1';
end if;
```

عملگر چسباندن &

در VHDL گاهی لازم است یک یا گروهی از سیگنال‌های از یک نوع به هم چسبیده شوند. در این موقع از عملگر & در طرف راست عبارت استفاده می‌شود.

```
architecture example1 of concatenation is
    signal byte:bit_vector(7 downto 0);
    signal A_BUS , B_BUS : bit_vector(7 downto 0);
begin
    byte <= A_BUS & B_BUS;
end example1
```






دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزاگان

عملگر چسباندن &





دانشگاه سمنان

Semnan University

پردیس فرزاگان

عملگر چسباندن &

```
architecture example2 of concatenation is
    signal Z_BUS:bit_vector(7 downto 0);
    signal A,B,C,D : bit;
begin
    Z_BUS <= A & B & C & D;
end example2
```

عملگر چسباندن (&) حتماً در طرف راست عبارت قرار می‌گیرد و سیگنال‌های از یک نوع را به هم می‌چسباند.





دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرمانیان

طراحی کامپیوتری سیستم‌های دیجیتال

Computer-Aided Digital System Design

**زبان توصیف سخت‌افزار VHDL
«بخش دوم»**



دانشگاه سمنان

Semnan University

پردیس فرزاگان

چشم انداز

روش‌های توصیف یا مدل‌سازی مدارهای دیجیتال

توصیف یا مدل‌سازی VHDL یا Dataflow هم‌روند

مدل کردن تأخیر در VHDL

تخصیص یا انتساب مقداری به سیگنال به صورت شرطی و انتخابی

روش‌های توصیف یا مدل‌سازی مدارهای دیجیتال در VHDL

Behavioral Level

Dataflow Level
(RTL)

Structural Level
(Hierarchy)

طراحی مدارهای دیجیتال با VHDL
با رویکرد بالا به پایین (Top-Down)

توصیف یا مدل‌سازی Behavioral

- طراحی در سطح سیستم یا در سطح Behavioral است که شامل یک سری عملیات منطقی و ریاضی روی اطلاعات ورودی مدار می‌باشد.
- در این مرحله، الگوریتم مدار بررسی و تست می‌شود.
- فقط مدل طرح، شبیه‌سازی می‌شود که مشخصات مدار مورد بررسی قرار گیرد.
- در این مرحله، سنتز مورد نظر نیست.

```
counter <= counter + 1
```

توصیف یا مدل‌سازی RTL یا Dataflow

- در این مرحله، مدار را به طریقی که داده‌ها داخل سیستم می‌شوند، از قسمت‌های مختلف می‌گذرند و به خروجی می‌روند، توصیف می‌کنند.

$a \leq a \text{ xor } b$

- اگر مدار دارای قسمت ترکیبی و همچنین **فلیپ‌فلاپ** یا ثبات باشد، در این صورت توصیف مدار به صورت **RTL** نامیده می‌شود.

توصیف یا مدل‌سازی Structural


- در این روش، مدار به صورت **مجموعه‌ای** از قطعات و طرز اتصال آنها توصیف می‌شود.
- در این روش مشخص می‌شود مدار از **چه گیت‌ها** یا **قطعاتی** تشکیل می‌شود و چگونه با هم **ارتباط** دارند.
- با این ساختار می‌توان مدار را می‌توان به صورت بلوک دیاگرام با قطعات و طرز اتصال آنها به صورت **سلسله مراتبی (Hierarchy)** توصیف نمود.

توصیف یا مدل‌سازی Structural

- اگر مدل Behavioral را به ابزار سنتز بدهیم، یک طرح کلی تولید می‌کند که ممکن است این طرح، فرم بهینه نباشد و مقدار سخت‌افزار زیادی نیاز داشته باشد و یا سرعت کافی نداشته باشد.
- اما اگر توصیف Structural به ابزار سنتز داده شود، طرح مشخص‌تر و با حداقل سخت‌افزار و سرعت مناسب تولید خواهد شد.



توصیف یا مدل‌سازی مدارهای دیجیتال در VHDL




توصیف یا مدل‌سازی VHDL یا Dataflow هم‌روند (Concurrent) برای مدارهای ترکیبی

- در این روش چگونگی اتصال ورودی‌ها و خروجی‌های قطعات در یک سیستم دیجیتال توصیف می‌شود.
- در توصیف Dataflow توضیح داده می‌شود که چطور یک مدار کار می‌کند و چگونه داده‌ها از **ورودی‌های** مدار ترکیبی وارد و از قسمت‌های مختلف مدار می‌گذرد و در نهایت به **خروجی** می‌روند.
- در VHDL این عمل با «عبارت تخصیص سیگنال به‌طور همزمان با به‌طور ساده» یا به صورت ساره با عبارات «**VHDL همزمان**» انجام می‌شود.

Simple or Concurrent Signal Assignment Statements

توصیف یا مدل‌سازی VHDL یا Dataflow هم‌روند (Concurrent VHDL یا Dataflow) برای مدارهای ترکیبی



```
a <= a XOR b;  
c <= a AND b;
```

توصیف یا مدل‌سازی VHDL یا Dataflow همروند (Concurrent VHDL یا Dataflow) برای مدارهای ترکیبی (VHDL)

- این روش توصیف مدار را VHDL همزمان یا VHDL ترکیبی نیز می‌گویند.
- چون در طراحی برخی از سیستم‌های دیجیتال، ثبات‌ها وجود دارند، بنابراین در طراحی سخت‌افزارهایی که تعدادی ثبات یا فلیپ‌فلاب دارند، توصیف را توصیف RTL نیز می‌نامند.
- در این حالت مدارهای ترکیبی، ورودی فلیپ‌فلاب‌ها را فراهم می‌کنند.

تخصیص یا انتساب مقداری به سیگنال در VHDL Concurrent Signal Assignment Statement or Simple

Target Signal <= Expression;

و یا

; عبارت <=> سیگنال

s <= a XOR b;

در تخصیص مقداری به سیگنال، دو طرف عبارت باید دارای نوعهای (Types) یکسان باشند.


برای تخصیص مقداری به سیگنال، از علامت => استفاده می شود.






تخصیص یا انتساب مقداری به سیگنال در VHDL Concurrent Signal Assignment Statement or Simple

جمع‌کننده کامل (FA) با ورودی‌های a و b و cin خروجی‌های sum و $cout$ به صورت شکل زیر است.



ب- نمایش سمبلیک



الف- مدار جمع‌کننده کامل (FA)

تخصیص یا انتساب مقداری به سیگنال در VHDL Concurrent Signal Assignment Statement or Simple

```
library ieee;
use ieee.std_logic_1164.all;
entity dataflow is
    port(a,b,cin : in std_logic;
         sum,cout : out std_logic);
end;
architecture df of dataflow is
Begin
    sum <= a xor b xor cin;
    cout <= (a and b) or (b and cin) or (a and cin);
end
```



دانشگاه سمنان

Semnan University


پردیس فرمانی

مدل کردن تأخیر در VHDL

الف - تأخیر در گیت‌ها

به عنوان مثال برای مدل کردن تأخیر در گیت AND می‌توان نوشت:

```
y1 <= A and B after 7 ns;
```





دانشگاه سمنان

Semnan University

پردیس فرزاگان


مدل کردن تأخیر در VHDL

الف - تأخیر انتشار در سیم Transport Delay

تأخير Transport مقدار تأخير در يك سيم را مدل ميكند و عرض پالس ورودي در آن اثری ندارد.

y2 <= Transport(A and B) after 7 ns;

کمتر از 7 نانو ثانیه



تخصیص یا انتساب مقداری به سیگنال به صورت شرطی Conditional Signal Assignment

عبارت ۲ سیگنال **<=** عبارت ۱ **when** شرط **else**

```
Y <= A when sel='1' else B;
```

```
sum <= (a xor b) when c='0' else NOT(a xor b);
```

```
Z <= a when sel1='0' else
      b when sel2='1' else
      c;
```

شرطها به ترتیب از بالا به پایین تست می‌شوندتا نتیجه تست معلوم شود؛ یعنی عبارات از بالا به پایین اولویت دارند.






دانشگاه سمنان

Semnan University

پردیس فرزاگان


تخصیص یا انتساب مقداری به سیگنال به صورت شرطی Conditional Signal Assignment

برنامه VHDL مولتی پلکسر زیر را بنویسید.





```
library ieee;
use ieee.std_logic_1164.all;
entity maxwhen is
    port(a : in std_logic_vector(3 downto 0);
          b : in std_logic_vector(3 downto 0);
          c : in std_logic_vector(3 downto 0);
          d : in std_logic_vector(3 downto 0);
          s : in std_logic_vector(1 downto 0);
          x : out std_logic_vector(3 downto 0));
End maxwhen;
architecture maxwhen_arch of maxwhen is
begin
    x <= a when (s='00') else
        b when (s='01') else
        c when (s='10') else
        d;
end maxwhen_arch ;
```



تخصیص یا انتساب مقداری به سیگنال به صورت انتخابی Selected Signal Assignment

این روش، شبیه روش Conditional Signal Assignment است و بر حسب شرط، یکی از مقادیر به سیگنال سمت چپ تخصیص داده می‌شود.

```
with s select
    Z <= a when '1',
    b when '0';
```


در روش تخصیص مقداری به سیگنال به صورت شرطی (when ... else) شرط‌ها به ترتیب از بالا به پایین تست می‌شوند. در صورتی که در روش تخصیص به صورت انتخابی (with ... select) تمام شرط‌ها در سطرهای مختلف، همزمان بررسی می‌شوند و اولویتی نسبت به هم ندارند.





تخصیص یا انتساب مقداری به سیگنال به صورت انتخابی Selected Signal Assignment

برنامه VHDL مولتی‌پلکسر زیر را با روش تخصیص به صورت انتخابی بنویسید.





دانشگاه سمنان

Semnan University

پردیس فرزاگان

```
library ieee;
use ieee.std_logic_1164.all;
entity maxwith is
    port(a : in std_logic_vector(3 downto 0);
          b : in std_logic_vector(3 downto 0);
          c : in std_logic_vector(3 downto 0);
          d : in std_logic_vector(3 downto 0);
          s : in std_logic_vector(1 downto 0);
          x : out std_logic_vector(3 downto 0));
end maxwith;
architecture maxwith_arch of maxwith is
begin
    with s select
        x <= a when "00",
        b when "01",
        c when "10",
        d when others;
end maxwith_arch ;
```



توصیف یا مدل‌سازی رفتاری (Behavioral Modeling)

- توصیف یا مدل‌سازی رفتاری یک سیستم دیجیتال به صورت **الگوریتمی** است، یعنی تغییرات **خروجی بر حسب ورودی** با الگوریتمی مشخص می‌شود.
- توصیف رفتاری معمولاً برای طراحی و شبیه‌سازی مدارهای **پیچیده** استفاده می‌شود.
- در این حالت ساختار داخلی مدار برای ما مهم نیست، بلکه **عملکرد و طرز کار** آن مورد نظر می‌باشد.
- در مدل‌سازی رفتاری فقط الگوریتم مدار مورد توجه است که با شبیه‌سازی، عملکرد آن مورد تأیید قرار می‌گیرد.



پروسس (process) و VHDL ترتیبی (sequential VHDL)

پروسس (process) در بدنه آرشیتکت یک طرح قرار می‌گیرد و عبارات داخلی process در بدنه آرشیتکت مانند برنامه‌های نرم افزاری مثلاً زبان C به صورت پشت سر هم، یکی یکی اجرا می‌شوند که به sequential VHDL معروف است.






دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزانگان



پروسس (process) و (sequential VHDL) (تریبی)


پروسس (process) و VHDL ترتیبی (sequential VHDL)

برنامه VHDL برای یک فلیپفلاب rs بنویسید، به طوری که اگر "0" شود، خروجی q برابر 1 گردد و اگر "0" شود، خروجی q مساوی 0 گردد. در غیر این صورت خروجی

```
library IEEE;
use IEEE.std_logic_1164.all;
```

```
entity flpsrbe is
  port (
    s: in STD_LOGIC;
    r: in STD_LOGIC;
    q: inout STD_LOGIC
  );
end flpsrbe;

architecture flpsrbe_arch of flpsrbe is
begin
  process (s,r,q)          --(1)
  begin
    if s='0' then           --(2)
      q<='1';
    elsif r='0' then        --(3)
      q<='0';
    else q<=q;              --(4)
    end if;
  end process;
end flpsrbe_arch;
```



تغییری ننماید.






پروسس (sequential VHDL) و VHDL ترتیبی (process)

برنامه VHDL برای یک فلیپفلوپ rs بنویسید، به طوری که اگر $s=0$ شود، خروجی q برابر ۱ گردد و اگر $r=0$ شود، خروجی q مساوی ۰ گردد. در غیر این صورت خروجی تغییری ننماید.

مثال



پروسس (process) و VHDL ترتیبی (sequential VHDL)

[process [برچسب] : process (لیست سیگنال‌ها)
اعلانات

begin

 عبارة ۱

 عبارة ۲

 عبارة ۳

 .

 .

 .

 عبارة n



پشت سر هم اجرا می‌شوند

end process [process [برچسب]



دانشگاه سمنان

Semnan University

پردیس فرمانی

عبارات شرطی در پروسس (process)

```
if condition then  
    statement 1  
else  
    statement 2  
end if;
```

```
if r = '1' then q<='0' ;  
else q<=q;  
end if;
```

```
if condition then  
    statement  
end if;  
  
if a!=b then  
    MIN <= a;  
end if;
```

```
if condition1 then  
    statement 1  
elsif condition2 then  
    statement 2  
else  
    statement 3  
end if;
```



دانشگاه سمنان


Semnan University

پردیس فرمانیان

مثال

عبارات شرطی در پروسس (process)

برنامه VHDL به صورت behavioral برای فلیپ‌فلاپ D بنویسید به‌طوری‌که در لبه بالارونده پالس ساعت (clk)، اطلاعات ورودی D به خروجی Q منتقل شود.



عبارات شرطی در پروسس (process)



دانشگاه سمنان
Semnan University
پردیس فرزانگان

```
library ieee;
use ieee.std_logic_1164.all;
entity flip is
    port(d,clk : in std_logic;
          q : out std_logic);
end flip;
architecture flipclk of flip is
begin
    process(d,clk)
    begin
        if (clk'event and clk='1') then q<=d;
        end if;
    end process;
end;
```

عبارات شرطی در پروسس (process)

```

library ieee;
use ieee.std_logic_1164.all;
entity flipclk is
    port(d,clk : in std_logic;
          q : out std_logic);
end flipclk;
architecture flipclk_arch of flipclk is
begin
    process(d,clk)
    begin
        if (clk'event and clk='0') then q<=d;
        end if;
    end process;
End flipclk_arch;

```




برنامه behavioral به صورت VHDL برای فلیپ‌فلاب D بنویسید به طوری که در لبه پایین رونده پالس ساعت (clk)، اطلاعات ورودی D به خروجی Q منتقل شود.



عبارات شرطی در پروسس (process)

برنامه VHDL به صورت behavioral برای فلیپ‌فلاپ D بنویسید به‌طوری‌که اگر ورودی `rst` برابر 0 شود، خروجی Q مساوی 0 گردد، در لبه بالارونده پالس ساعت (`clk`)، اطلاعات ورودی D به خروجی Q منتقل شود.





عبارات شرطی در پروسس (process)

```
library ieee;
use ieee.std_logic_1164.all;
entity flipclk is
    port(d,rst : in std_logic;
          clk : in std_logic;
          q : out std_logic);
end flipclk;
architecture flipclk_arch of flipclk is
begin
    process(clk,rst)
    begin
        if rst='0' then q<='0';
        elsif (clk'event and clk='1') then q<=d
        end if;
    end process;
end flipclk_arch;
```

عبارات شرطی در پروسس (process)

برنامه VHDL برای یک ثبات هشت بیتی با فلیپفلاب D بنویسید که با لبه بالارونده پالس ساعت (clk)، اطلاعات هشت بیتی ورودی a به خروجی Q منتقل شود.





عبارات شرطی در پروسس (process)

```
library ieee;
use ieee.std_logic_1164.all;
entity register1 is
    port(a: in bit_vector(7 downto 0);
         clk : in bit;
         d : out bit_vector(7 downto 0));
end entity register1;
architecture beh of register1 is
begin
    process(clk)
    begin
        if (clk'event and clk='1') then
            d <= a;
        end if;
    end process;
end architecture;
```




پروسس (Combinational Process) برای مدارهای ترکیبی (process)

- پروسس (process) می‌تواند برای مدارهای ترکیبی نیز به کار رود.
- چون در مدارهای ترکیبی، با هر تغییر ورودی، خروجی نیز تغییر می‌کند، لذا تمام ورودی‌های مدار باید در لیست سیگنال‌های process باشد تا با تغییر آنها اجرا شود و مقدارهای جدید خروجی‌ها را ارزیابی و محاسبه کند.



پروسس (Combinational Process) برای مدارهای ترکیبی (process)


مقایسه کننده‌ای دارای دو ورودی a و b هشت بیتی و خروجی equal یک بیتی است. اگر $a=b$ باشد، باید equal برابر 1 شود، در غیر این صورت equal برابر صفر می‌گردد. برنامه VHDL آن را به صورت behavioral بنویسید.



```

library ieee;
use ieee.std_logic_1164.all;
entity proc_if2 is
    port(a: in std_logic_vector(7 downto 0);
         b: in std_logic_vector(7 downto 0);
         equal : out std_logic);
end proc_if2;
architecture proc_if2_arch of proc_if2 is
begin
process(a,b)
begin
    if a=b then
        equal<='1'
    else
        equal<='0'
    end if;
end process;
end proc_if2_arch;

```





دانشگاه سمنان

Semnan University

بردیس فرزاگان

عبارات **case** در پروسس (process)

```
case condition statement is
    when condition statement => statement 1
    when condition statement => statement 1
    .
    .
    .
    when others => statement n
end case;
```

موقعی که **case** به کار برده می شود، تمام انشعاب ها دارای اولویت مساوی هستند.






(Combinational Process) پروسس (process) برای مدارهای ترکیبی

مولتی‌پلکسری با دو ورودی a و b و ورودی کنترل sel و خروجی c موجود است.


برنامه VHDL آن را با `case` بنویسید.



```

library ieee;
use ieee.std_logic_1164.all;
entity casel is
    port(a: in std_logic;
          b: in std_logic;
          sel: in std_logic;
          c : out std_logic);
end casel;
architecture casel_arch of casel is
begin
    pro: process(sel,a,b)
    begin
        case sel is
            when '0' => c<=a;
            when others => c<=b;
        end case;
    end process;
end casel_qrch;

```





دانشگاه سمنان


Semnan University

پردیس فرمانیان

عبارت null

در VHDL عبارت null به معنای آن است که **کاری انجام نشود** و معمولاً در case استفاده می‌شود.

برنامه VHDL با case و null برای یک مولتی‌پلکسر دارای دو ورودی a و b چهاربیتی با کنترل sel و خروجی c چهاربیتی بنویسید.






دانشگاه سمنان

Semnan University

پردیس فرمانی



```
library ieee;
use ieee.std_logic_1164.all;
entity casel is
    port(a,b: in std_logic_vector(3 downto 0);
          sel: in std_logic;
          c : out std_logic_vector(3 downto 0));
end casel;
architecture casel_arch of casel is
begin
    pro: process(a,b,sel)
    begin
        case sel is
            when '0' => c<=a;
            when '1' => c<=b;
            when others => null;
        end case;
    end process;
end;
```

کاربرد متغیر (variable) در process

در توصیف dataflow برای نمایش اطلاعات معمولاً از signal استفاده می‌شود.

در process علاوه بر سیگنال برای نگهداری و ذخیره اطلاعات، متغیر (variable) به کار برده می‌شود.

```
Count : process(clk)
    variable cnt:Integer;
begin
    - - -
    - - -
    cnt := cnt + 1;
    - - -
    - - -
end process
```

process نام: process (لیست سیگنال‌ها)
 اعلانات { نوع: نام
 ...
 begin
 بدن process شامل عبارات
 end process process نام;

کاربرد متغیر (variable) در process

```
variable count_bit : bit:='0' ;
variable VAR1 : Boolean := False;
variable Sum : Integer range 0 to 255:=16;
variable sts_bit : bit_vector(7 downto 0);
variable count,overflow : Integer;
```



کاربرد متغیر (variable) در process

برنامه VHDL به صورت behavioral برای شمارنده هشت بیتی با ورودی `clk` و خروجی `count` با استفاده از `process` و `variable` بنویسید.





```
library ieee;
use ieee.std_logic_1164.all;
entity counter_int is
    port(clk: in std_logic;
          count : out Integer range 0 to 255);
end counter_int;
architecture behavioral of counter_int is
begin
process(clk)
variable cnt : Integer range 0 to 255
begin
    if (clk'event and clk='1') then
        cnt := cnt+1;
    end if;
    count <= cnt;
end process;
end;
```

تفاوت **process** و **signal** و **variable** در

- در **process** می‌توان **variable** و **signal** را استفاده نمود.
- اگر در **process** مقداری با علامت **(:=)** به **variable** داده شود، **بلافاصله** **variable** مقدار را می‌گیرد.
- اگر در **process** مقداری با علامت **(=>)** به **signal** داده شود، بعد از اینکه تمام عبارات **process** ارزیابی و تمام شد و **process** پایان یافت، مقدار مذکور به سیگنال داده می‌شود.



دانشگاه سمنان

Semnan University

پردیس فرزاگان

تفاوت process در signal و variable

```
begin
---
signal x,y,z : bit;
---
process(y)
begin
    x <= y;
    z <= NOT x;
end process;
end architecture;
```

```
begin
process(y)
variable x,z : bit;
begin
    x := y;
    z := NOT x;
end process;
end architecture;
```

حلقه loop

- روشی برای تکرار اجرای عبارات به صورت پشت سر هم، یا انجام عملیاتی مشابه در برنامه VHDL است.
- loop داخل process قرار می‌گیرد و عبارات داخل آن به صورت پشت سر هم یا sequential اجرا می‌شوند.

```

loop [برچسب]
  عبارت ۱
  عبارت ۲
  عبارت ۳
end loop [برچسب]
  
```

پشت سر هم اجرا می‌شوند



دانشگاه سمنان

Semnan University

پردیس فرزاگان

حلقه loop

for ... loop حلقه

while ... loop حلقه

حلقه loop ساده

حلقه loop

حلقه **for ... loop**

- حلقه **for ... loop** روشی برای تکرار و اجرای قسمتی از کد یا برنامه VHDL به **تعداد معین** داخل **process** است.

```
for i in 3 downto 0 loop;
  for i in 0 to 3 loop;
```

• فرم کلی حلقه **for ... loop**

<code>for i in 3 downto 0 loop</code> <code> عبارت ۱</code> <code> عبارت ۲</code> <code> عبارت ۳</code> <code>end loop [برچسب]</code>	<code>: for i loop</code> <code>{}</code>	<code>پشت سر هم اجرا می شوند</code>
--	--	-------------------------------------



دانشگاه سمنان


Semnan University

پردیس فرمانی

حلقه for ... loop

برنامه VHDL بنویسید که عناصر دو آرایه ۴ عنصری a و b را با هم مقایسه کند و در صورتی که عناصر دو آرایه با هم برابر بودند خروجی m را برابر با ۱ کند.

مثال





حلقه for ... loop

```
library IEEE;
use IEEE.std_logic_1164.all;

entity forloop1 is
    port (
        a: in STD_LOGIC_VECTOR (3 downto 0);
        b: in STD_LOGIC_VECTOR (3 downto 0);
        m:out STD_LOGIC
    );
end forloop1;

architecture behaviour of forloop1 is
    signal equals: STD_LOGIC_VECTOR (3 downto 0);          --(1)
begin
    process (a,b)
    begin
        for i in 3 downto 0 loop
            --sequence of statement
            equals(i)<= a(i) xnor b(i);                  --(2)
        end loop;
    endprocess;
    m <=equals(3) and equals(2) and equals(1) and equals(0); --(3)
end behaviour;
```




دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزاگان


حلقه for ... loop





حلقه for ... loop

برنامه‌ای بنویسید که با استفاده از `for ... loop` یک جمع‌کننده ۴ بیتی را با چهار تمام جمع‌کننده (FA) توصیف نماید.





دانشگاه سمنان

Daneshgah-e Semnan

Semnan University

پردیس فریدن

```
library IEEE;
use IEEE.std_logic_1164.all;

entity forloop2 is
  port(
    a,b: in STD_LOGIC_VECTOR (3 downto 0);
    cin: in STD_LOGIC;
    sum: out STD_LOGIC_VECTOR (3 downto 0);
    cout: out STD_LOGIC
  );
end forloop2;

architecture behaviour of forloop2 is
begin
  process(a,b)                                --(1)
    variable c:std_logic_vector(4 downto 0);      --(2)
  begin
    c(0):=cin;
    for i in 0 to 3 loop                         --(3)
      sum(i)<=a(i) xor b(i) xor c(i);           --(4)
      c(i+1):=(a(i) and b(i)) or (b(i) and c(i)) or (a(i) and c(i)); --(5)
    end loop;                                     --(6)
    cout<=c(4);                                  --(7)
  end process;
end behaviour;
```




دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزاگان

حلقه for ... loop





عبارت **for ... loop** در حلقه **exit**

- در اجرای عبارات VHDL گاهی لازم است به خارج از حلقه loop رفته با وجود آنکه تعداد تکرارهای حلقه loop ... ممکن است پایان نیافته باشد.

```
Process(a)
  variable int_a:integer;          --(1)
begin
  int_a:=a;                      --(2)
  for i in 0 to 50 loop          --(3)
    if (int_a <=0) then          --(4)      exit [برچسب] شرط
      exit;                      --(5)
    else
      int_a:=int_a -1;          --(6)
    end if;                      --(7)
  end loop;                      --(8)
  Y<=q;                          :--(9)
end process;                     .--(11)
                                .--(12)
```



دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرمانی

عبارت **for ... loop** در حلقه **Next**

- عبارت **Next** در حلقه **loop** باعث می‌شود که عبارت بعد از **next** صرفنظر شود و به ابتدای حلقه برگردد و حلقه‌های بعدی اجرا شود.

```
Process(a,b)          -- (1)
begin
  for i in 0 to 50 loop      -- (2)
    if (done(i)=True then   -- (3)  next [برچسب] [when شرط]
      next;
    else
      done(i):=True;        -- (5)
    end if;                  -- (6)
    q(i)<=a(i) AND b(i);    -- (7)
  end loop;                 -- (8)
end process;
```



دانشگاه سمنان

Semnan University

پردیس فرزاگان

حلقه while ... loop

- در حلقه loop ... ابتدا شرط تست می‌شود تا وقتی که شرط درست (True) باشد، اجرای loop ادامه می‌یابد و به محض اینکه شرط نادرست (False) شد loop پایان می‌یابد.

```
process
    begin
        while (شرط) loop
            عبارات پشت سر هم اجرا می‌شوند
        end loop;
    end process;
```



دانشگاه سمنان

Semnan University

پردیس فرزاگان

حلقه while ... loop

```
process
    variable clock:bit:='0';
begin
    while error_flag='0' loop      -- (1)
        clock:= NOT clock after 50 ns; -- (2)
        end loop;                  -- (3)
    end process;                  -- (4)
```



دانشگاه سمنان

Semnan University

پردیس فرزاگان

حلقه loop ساده

- حلقة loop ساده عادةً ما يتم التحكم بها بـ `exit` بدلاً من `end loop`.

```
architecture infinit_loop of my_entity
begin
  -
  process( )
  -
  begin
  -
    loop
      -
      exit;
    end loop;
  end process;
  -
end;
```



دانشگاه سمنان

Daneshgah-e Semnan

Semnan University

پردیس فریدن

Ferdowsi Branch

حلقه loop ساده

```
Process
begin
loop
    clock<=NOT clock;          -- (1)
    wait for 50 ns;           -- (2)
    if error_flag='1' then    -- (3)
        exit;                 -- (4)
    end if;                  -- (5)
end loop;                   -- (6)
end process;                -- (7)
```



دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرمانیان

عبارت **for ... generate**

- عبارت **for ... generate** برای تکرار یا کپی قسمتی از سخت افزار است و به صورت هم روند (concurrent) اجرا می شوند.

```
[label] : for i in ... to ... generate
```

```
...
```

عبارات همزمان

```
...
```

```
end generate;
```




دانشگاه سمنان

Semnan University

پردیس فرزاگان

عبارت for ... generate



```
library ieee;
use ieee.std_logic_1164.all;
entity adder_4b is
    port(a,b: in std_logic_vector(3 downto 0);
         c_in : in std_logic;
         sum : out std_logic_vector(3 downto 0);
         c_out : out std_logic; );
end;
architecture beh of adder_4b is
    signal c : std_logic_vector(4 downto 0);
begin
    c(0) <= c_in;
    gen : for i in 0 to 3 generate
        sum(i) <= a(i) xor b(i) xor c(i);
    c(i+1) <= (a(i)and b(i)) or (a(i)and c(i)) or (b(i)and c(i));
    end generate;
    c_out <= c(4);
end;
```

```
architecture Data_flow of adder_4 is
signal c : std_logic_vector(4 downto 0);
begin
    c(0)<=c_in;
    sum(0)<=a(0) xor b(0) xor c(0);
    c(1)<=(a(0)and b(0)) or (a(0)and c(0)) or (b(0)and c(0));

    sum(1)<=a(1) xor b(1) xor c(1);
    c(2)<=(a(1)and b(1)) or (a(1)and c(1)) or (b(1)and c(1));

    sum(2)<=a(2) xor b(2) xor c(2);
    c(3)<=(a(2)and b(2)) or (a(2)and c(2)) or (b(2)and c(2));

    sum(3)<=a(3) xor b(3) xor c(3);
    c(4)<=(a(3)and b(3)) or (a(3)and c(3)) or (b(3)and c(3));

end;
```

یادآوری (عملگرهای VHDL)

Operator	Name	Explanation
=	equivalence	is some value equivalent to some other value?
/ =	non-equivalence	is some value not equivalent to some other value?
<	less than	is some value less than some other value?
<=	less than or equal	is some value less than or equal to some other value?
>	greater than	is some value greater than some other value?
>=	greater than or equal	is some value greater than or equal to some other value?



دانشگاه سمنان

Semnan University

پردیس فرزاگان

یادآوری (عملگرهای VHDL)

Operator type	and	or	nand	nor	xor	xnor	not
logical							
relational	=	/=	<	<=	>	>=	
shift	sll	srl	sla	sra	rol	ror	
addition	+	-					
unary	+	-					
multiplying	*	/	mod	rem			
others	**	abs	/				

یادآوری (عملگرهای VHDL)

Operator	Name		Example	Result
logical	sll	shift left logical	result <= "10010101" sll 2	"01010100"
	srl	shift right logical	result <= "10010101" srl 3	"00010010"
arithmetic	sla	shift left arithmetic	result <= "10010101" sla 3	"10101111"
	sra	shift right arithmetic	result <= "10010101" sra 2	"11100101"
rotate	rol	rotate left	result <= "101000" rol 2	"100010"
	ror	rotate right	result <= "101001" ror 2	"011010"

```
ieee.numeric_std
ieee.numeric_bit
```

توصیف یا مدل‌سازی مدارهای دیجیتال به صورت ساختاری (Structural) یا طراحی به صورت سلسله مراتبی

- همان‌گونه که یک مدار دیجیتال از چند قطعه (component) یا IC تشکیل می‌شود، طراحی سخت‌افزار با روش ساختاری (structural) نیز از چند قطعه یا **component** تشکیل می‌شود.
- مدارهای دیجیتال پیچیده را می‌توان به مجموعه‌ای از قطعات یا **مدول‌ها** به نام **مدارهای سطح پایین** تقسیم نمود.


توصیف یا مدل‌سازی مدارهای دیجیتال به صورت ساختاری (Structural) یا طراحی به صورت سلسله مراتبی

- طراحی structural را می‌توان به صورت تعدادی component که به هم متصل شده‌اند توصیف کرد.
- طراحی به صورت structural را در سطح خیلی بالا مانند بلوک دیاگرام می‌توان توصیف نمود و یا در سطح پایین‌تر به صورت قطعه‌های دیجیتال یا به صورت مجموعه‌ای از گیت‌ها و یا حتی به صورت مجموعه‌ای از ترانزیستورها نیز توصیف نمود.

توصیف یا مدل‌سازی مدارهای دیجیتال به صورت ساختاری یا طراحی به صورت سلسله مراتبی (Structural)

- ۰ اگر توصیف structural یا طراحی سلسله مراتبی در سطح گیت انجام شود، اکثراً به آن netlist می‌گویند که در آن قطعات (components) و طرز اتصال آن‌ها مشخص می‌شود.

توصیف یا مدل‌سازی مدارهای دیجیتال به صورت ساختاری یا طراحی به صورت سلسله مراتبی (Structural)





توصیف یا مدل‌سازی مدارهای دیجیتال به صورت ساختاری یا طراحی به صورت سلسله مراتبی (Structural)

```
library ieee;
use ieee.std_logic_1164.all;
entity fa_1bit is
    port(
        a: in std_logic;
        b: in std_logic;
        cin : in std_logic;
        sum : out std_logic;
        cout : out std_logic;
    );
end fa_1bit;
```


توصیف یا مدل‌سازی مدارهای دیجیتال به صورت ساختاری یا طراحی به صورت سلسله مراتبی (Structural)

```
architecture fa_1bit_arch of fa_1bit is
    component ha_1bit port(x,y : in std_logic;
                           s,c : out std_logic);
    end component;
    signal im1,im2,im3 : std_logic;
begin
    ha1:ha_1bit port map(x=>a,y=>b,s=>im1,c=>im2);
    ha2:ha_1bit port map(x=>im1,y=>cin,s=>sum,c=>im3);
    cout <= im2 or im3;
end fa_1bit_arch ;
```

توصیف یا مدل‌سازی مدارهای دیجیتال به صورت ساختاری یا طراحی به صورت سلسله مراتبی (Structural)

```
library ieee;
use ieee.std_logic_1164.all;
entity ha_1bit is
    port(x,y : in std_logic;
          s,c: out std_logic);
end ha_1bit;
architecture gate_level of ha_1bit is
begin
    s <= x xor y;
    c <= x and y;
end gate_level;
```

توصیف یا مدل‌سازی مدارهای دیجیتال به صورت ساختاری یا طراحی به صورت سلسله مراتبی (Structural)



توصیف یا مدل‌سازی مدارهای دیجیتال به صورت ساختاری یا طراحی به صورت سلسله مراتبی (Structural)

برنامه VHDL یا component entity/architecture هر یک از **پوشه (folder)** برنامه اصلی قرار داده شود و یا در یک package قرار گیرد که با دستور use در ابتدای برنامه از این package استفاده شود.





اعلام قطعه‌ها (Component Declaration)

```
component ha_1bit port(x,y : in std_logic;  
                      s,c : out std_logic);  
end component;
```

نام‌های ورودی خروجی اعلام شده در `component` ها باید همان نام‌های

قطعه `entity` باشد





دانشگاه سمنان

Semnan University

پردیس فرمانگان

port map


```
Label : component_name port map (port1=>signal1,  
port2=>signal2, ...);
```

در port map لیست عناصر با کاما (,) از هم جدا می شوند.



توصیف یا مدل‌سازی مدارهای دیجیتال به صورت ساختاری (Structural) یا طراحی به صورت سلسله مراتبی

برای یک جمع‌کننده ۴ بیتی، برنامه VHDL به صورت ساختاری (structural) با استفاده از component جمع‌کننده کامل (FA) بنویسید.





دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزاگان

```
library ieee;
use ieee.std_logic_1164.all;
entity add_4bit is
    port(
        a: in std_logic_vector(3 downto 0);
        b: in std_logic_vector(3 downto 0);
        cin : in std_logic;
        s : out std_logic_vector(3 downto 0);
        cout4 : out std_logic;
    );
end add_4bit;
```



```
architecture add_4bit_arch of add_4bit is
    signal c : std_logic_vector(3 downto 0);
    component full_adder port(a,b,cin : in std_logic;
                               sum,cout : out std_logic);
    end component;
    signal im1,im2,im3 : std_logic;
begin
    U3:full_adder port map(a(3),b(3),c(2),s(3),c(3));
    U2:full_adder port map(a(2),b(2),c(1),s(2),c(2));
    U1:full_adder port map(a(1),b(1),c(0),s(1),c(1));
    U0:full_adder port map(a(0),b(0),cin,s(0),c(0));
    cout4 <= c(3);
end add_4bit_arch;
```



دانشگاه سمنان

Semnan University

پردیس فرزاگان

```
library ieee;
use ieee.std_logic_1164.all;
entity full_adder is
    port (a,b,cin : in std_logic;
          sum,cout : out std_logic);
end full_adder;
architecture behavior of full_adder is
begin
    sum <= a xor b xor cin;
    cout <= (a and b)
            or (a and cin)
            or (b and cin);
end;
```




دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فریدن





دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزاگان

پردیس فرزاگان



دانشگاه سمنان

دانشگاه سمنان

Semnan University

پردیس فرزاگان

پردیس فرزاگان