



دانشگاه سمنان
Semnan University
پردیس فرزانهگان

بسمه تعالی




دانشگاه سمنان
Semnan University
پردیس فرزانهگان

مناجات خواجه عبدالله انصاری

بارالها...
از کوی تو بیرون نشود، پای خیالم
نکند فرق به حالم
چه برانی، چه بخوانی...
چه به اوجم برسانی
چه به خاکم بکشانی...

نه من آنم که برنجم
نه تو آنی که برانی...
نه من آنم که ز فیض نگهت چشم بیوشم
نه تو آنی که گدا را ننوازی به نگاهی
در اگر باز نگردد...
نروم باز به جایی
پشت دیوار نشینم چو گدا بر سر راهی

** به غیر از تو نخواهم
چه بخواهی چه نخواهی
باز کن در که جز این خانه مرا نیست پناهی



فصل چهارم

الکترونیک دیجیتال



دانشگاه سمنان

دانشگاه سمنان


Semnan University

پردیس فرزانهان


مقدمه الکترونیک دیجیتال

منطق دودویی (Binary):

منطق دودویی با متغیرهایی که فقط دو ارزش کاملاً جدا از هم به خود می گیرند و با عملیات منطقی که ریاضیات مخصوص خود دارند، سروکار دارند دو ارزش این متغیرها از قبیل «درست و نادرست»، «بلی و خیر» و... ممکن است باشند، اما در سیستمهای دیجیتالی مناسب است که آنها را به صورت بیت در نظر بگیریم و به آنها مقادیر «صفر» یا «یک» اختصاص دهیم. منطق دودویی به منظور تشریح تغییر و پردازش اطلاعات دودویی به فرم ریاضی به کار می رود، که سیستمهای دیجیتالی بر این اساس تحلیل و طراحی می شوند.



(ب)



(الف)

برای مدار الف داریم $L=A+B$ و برای مدار ب $L=A.B$




مدارهای سویچینگ و سیگنالهای دودویی:

مدارهای الکترونیک دیجیتال مدارهای سویچینگ نیز نامیده می شوند به این علت که مانند یک کلید عمل می کنند و در آنها عنصر فعالی مثلاً ترانزیستور وجود دارد که یا در حالت اشباع است (هدایت می کند) و مانند کلید بسته عمل می کند و یا در حالت قطع است (هدایت نمی کند) و مانند کلید باز عمل می کند. در مدار سویچینگ الکترونیکی از سیگنالهای دودویی برای کنترل وضعیت هدایت یا قطع در عنصر استفاده می نمایند.

سیگنالهای الکترونیکی مثل ولتاژها یا جریان ها در سیستم های دیجیتال به صورت یکی از دو مقدار مشخص وجود دارند (به جز در حالت گذرا) مدارهایی که براساس ولتاژ عمل می کنند به دو سطح ولتاژ جداگانه که نشان دهنده یک متغیر دودویی با ارزش «صفر» یا «یک» می باشد پاسخ می دهند. برای مثال در یک مدار دیجیتالی خاص ممکن است «یک» منطقی به عنوان یک ولتاژ با ارزش نزدیک به ۵ ولت و «صفر» منطقی به عنوان یک ولتاژ با ارزش نزدیک صفر ولت تعریف شود. در مدارهای دیجیتالی دو تراز ولتاژ متمایز می تواند مقدار متغیرهای دودویی مستقل یا وابسته (مانند Y, X یا Z در جدول ۱-۳) با ارزش «صفر» یا «یک» را مشخص می کند، ولی برای اینکه نویز یا عوامل ناخواسته دیگر روی جواب مدار تاثیر نداشته باشد، به جای مشخص کردن دو سطح ولتاژ کاملاً مشخص برای منطق «صفر» و منطق «یک» دو محدوده مجزا برای «صفر» و «یک» تعریف می شود. در شکل ۳-۳ اگر ولتاژ در محدوده V_{L1} تا V_{L2} (مثلاً صفر تا ۰/۵ ولت) قرار داشته باشد، این ولتاژ منطق «صفر» و اگر ولتاژ در محدوده V_{H1} تا V_{H2} (مثلاً ۴/۷ ولت تا ۵/۵ ولت) قرار داشته باشد، این ولتاژ به منطق «یک» تعبیر می شود.

این دو باند ولتاژ را یک محدوده از هم جدا می کند و فرض براین است که دامنه ولتاژ نباید در آن محدوده قرار گیرد. این باند ممنوع، نمایانگر ناحیه تعریف نشده یا حذف شده است. پایانه های ورودی مدارهای دیجیتالی، سیگنال های دودویی با حدود تغییرات مجاز را قبول می کنند و در پایانه های خروجی سیگنال های دودویی که در محدوده تغییرات مشخص شده قرار گرفته اند را تولید می نمایند.



شکل ۳-۳: محدوده ولتاژ های دودویی

منطق مثبت و منطق منفی:


همانطور که گفتیم در الکترونیک دیجیتال دو محدوده ولتاژ متمایز برای نمایش "صفر" و "یک" مورد استفاده قرار می گیرد. اگر محدوده ولتاژ بالا را برای منطق "یک" و محدوده ولتاژ پائین را برای منطق "صفر" استفاده کنیم در منطق مثبت کار کرده ایم. برعکس اگر سطح ولتاژ بالا را برای منطق "صفر" و سطح ولتاژ پائین را برای منطق "یک" استفاده کنیم در منطق منفی کار کرده ایم. در بحث مدارهای دیجیتالی غالباً صحبت از منطق مثبت است و در تمام این درس نیز از منطق مثبت استفاده خواهیم کرد.

خانواده های مدارهای دیجیتالی:

از نظر نوع قطعاتی که در ساخت مدار داخلی آی سی های دیجیتالی به کار می رود، این مدارها به خانواده های مختلفی تقسیم می شوند. خانواده MOS (FET اکسید فلزی) شامل NMOS و CMOS، خانواده BJT (ترانزیستور دو قطبی) شامل TTL و ECL، خانواده BICMOS که ترکیبی از دو خانواده اول (CMOS و BJT) است و از مزایای هر دو خانواده استفاده می کند. در این درس به ترتیب از این خانواده ها صحبت می شود. همچنین تکنولوژی جدیدتر گالیوم آرسناید (GaAs) مورد بحث قرار می گیرد که مزیتی چون سرعت بالاتر را دارد. خانواده های CMOS، TTL و ECL هم به صورت IC هائی که فقط شامل گیت های NOR می باشند موجود هستند و هم به صورت VLSI در طراحی مدارهای از قبیل پردازنده ها (Processor) کاربرد دارند. NMOS تنها در طراحی مدارهای VLSI نظیر ریز پردازنده ها و تراشه های حافظه به کار می روند.

معکوس کننده اساسی (Basic Inverter):

معکوس کننده ساده ترین مدار هر خانواده است و با بررسی مشخصات آن مقایسه خانواده های مختلف صورت می گیرد. معکوس کننده یک کلید کنترل شده با ولتاژ نظیر کلید شکل ۳-۶ است. کلید توسط V_i کنترل می شود و V_O معکوس V_i را ایجاد می کند.




وقتی که ولتاژ V_i کم است (مثلاً صفر است)، کلید باز است، جریانی از R_L عبور نمی کند و مقاومت R_L طبق قانون اهم افت ولتاژ نداشته و ولتاژ خروجی برابر با ولتاژ منبع تغذیه یعنی V_{DD} است. وقتی V_i زیاد است یعنی زیادتر از ولتاژ آستانه مشخصی است، کلید بسته می شود و سر مثبت V_O به زمین اتصال کوتاه شده و $V_O \cong 0$ می شود. بنابراین در مدتی که V_i زیاد است V_O کم است و بالعکس و به صورتی که منحنی تغییرات V_i و منحنی تغییرات V_O در شکل ۳-۶ نشان می دهد، V_O و V_i معکوس یکدیگرند.

شکل ۳-۶: نمایش مفهومی معکوس کننده به صورت کلید کنترل شده با ولتاژ

مشخصه انتقالی معکوس کننده (transfer characteristics of Inverter):


شکل ۳-۷ مشخصه انتقالی یک معکوس کننده ایده آل با منبع تغذیه V_{DD} را نشان می دهد. ولتاژ آستانه این معکوس کننده $V_{th} = \frac{1}{2} V_{DD}$ است. سیگنال های ورودی که کمتر از این ولتاژ آستانه باشند پائین (LOW) در نظر گرفته می شود و برای این ولتاژها $V_o = V_{DD}$ است. سیگنال های ورودی بیشتر از ولتاژ آستانه، بالا (High) تعبیر می شوند و خروجی برای آن ها صفر ولت است. این معکوس کننده در برابر خطاهای مقدار سیگنال ورودی یا نویز و عوامل ناخواسته خارجی دیگر تحمل پذیر است و دچار خطا نمی شود. همچنین چون ولتاژ آستانه، نصف ولتاژ منبع تغذیه است، این قابلیت تحمل به طور مساوی بین دو قلمرو سیگنال ورودی (بالا و پائین) تقسیم شده است.



شکل ۳-۷: مشخصه انتقالی ایده آل معکوس کننده

این مشخصه ایده آل مستقل از مقدار سیگنال ورودی، خروجی، V_{DD} و یا صفر است.

شکل ۸-۳ مشخصه واقعی معکوس کننده است. در این شکل ولتاژ آستانه به صورت متمایز مشخص نیست و بین نواحی بالا و پائین یک ناحیه گذرا وجود دارد. همچنین محدوده تغییرات خروجی کمتر از فاصله بین V_{DD} تا صفر است.



در این منحنی مشخصه واقعی انتقالی سه ناحیه متمایز وجود دارد:

الف- ناحیه ورودی پائین یعنی $V_I < V_{IL}$

ب- ناحیه گذرا (یا نامطمئن) یعنی $V_{IL} \leq V_I \leq V_{IH}$

پ- ناحیه ورودی بالا یعنی $V_I > V_{IH}$

علاوه بر چهار پارامتر بالا، معمولاً برای گیت های منطقی یک پارامتر دیگر نیز به نام V_M (ولتاژ نقطه میانی، Mid.Point) تعریف می کنند که در آن نقطه ولتاژ ورودی و خروجی برابرند ($V_M = V_{IN} = V_{OUT}$).

شکل ۸-۳: مشخصه واقعی انتقالی معکوس کننده و نقاط بحرانی آن

به دلیل اینکه گذر از یک ناحیه به ناحیه دیگر تند نیست و به صورت تدریجی صورت می گیرد، معمولاً V_{IL} و V_{IH} را نقاطی تعریف می کنند که شیب منحنی در آن نقاط برابر با -۱ است.

به علت تغییرات عناصر مدار و ولتاژ منبع تغذیه، سازنده بدترین حالت را برای V_{IL} ، V_{IH} ، V_{OL} ، V_{OH} بنا به تعاریف زیر مشخص می کند:

الف- V_{OH} ماکزیمم ولتاژ خروجی وقتی که V_I در حالت "یک" است.

ب- V_{IH} مینیمم ولتاژ ورودی برای اینکه گیت در حالت "یک" قرار گیرد می باشد.


پ- V_{OL} مینیمم ولتاژ خروجی وقتی که خروجی در حالت "صفر" است.

ت- V_{IL} ماکزیمم ولتاژ ورودی که گیت آن را به صورت منطق "صفر" در نظر می گیرد.

حاشیه های امنیت نویز (noise margins) و تعریف نقاط بحرانی:

یکی از مزایای مهم مدارهای دیجیتالی این است که اگر سیگنال ورودی آن ها در محدوده مجازی، که به وسیله ولتاژ آستانه تعریف می شود، تغییر کند، کم یا زیاد شدن سیگنال ورودی تأثیری روی عملکرد مدار ندارد، بنابراین در برابر نویز ایمن هستند. اکنون توانائی گیت دیجیتالی در حذف نویز بررسی می شود.


در مشخصه انتقالی معکوس کننده شکل ۸-۳ چهار پارامتر V_{IH} ، V_{IL} ، V_{OH} و V_{OL} مشخص شده اند. روی محور افقی نیز نقاط متناظر با ترازهای خروجی V_{OH} و V_{OL} مشخص شده اند. در سیستم های دیجیتالی معمولاً چند گیت به کار می رود، که یک گیت، گیت دیگر را تحریک می کند. بنابراین گیتی که خروجی آن بالا است (در V_{OH} قرار دارد) گیت مشابهی را تحریک می کند که تراز حداقل ولتاژ ورودی منطق "۱" آن، V_{IH} است. به علاوه $(V_{OH} - V_{IH})$ نمایانگر حاشیه امنیت است، یعنی اگر نویز بر سیگنال خروجی گیت تحریک کننده (V_{OH}) سوار شود، اگر دامنه نویز کمتر از $(V_{OH} - V_{IH})$ باشد، در گیت تحریک شده اشکالی به وجود نمی آید و نویز روی عملکرد آن بی تأثیر است. بنابراین به $(V_{OH} - V_{IH})$ حاشیه امنیت نویز بالا یا حاشیه نویز منطق "۱" گویند $(NM_H = V_{OH} - V_{OL})$ همچنین NM_L حاشیه امنیت نویز پائین یا حاشیه نویز منطق "صفر" برابر است با:

$$(NM_L = V_{IL} - V_{OL})$$


نمودار باند منطقی که حاشیه نویز را نشان می دهد.

اتلاف توان (power dissipation):

با دانستن تلفات توان می توان جریان خروجی منبع تغذیه سیستم را مشخص کرد. توان تلف شده دو بخش ایستا (static) و پویا (dynamic) دارد.



توان استاتیک یعنی توان مصرفی مدار در حالت پایدار یعنی وقتی که خروجی تغییر حالت نمی دهد. در مدار شکل ۳-۶ وقتی خروجی در حالت بالا قرار دارد جریانی از منبع کشیده نشده و توان ایستا صفر است. وقتی که خروجی در حالت پائین قرار دارد جریانی برابر با $\frac{V_{DD}}{R_L}$ از منبع کشیده شده و توان استاتیک برابر است با:

$$\left(\frac{V_{DD}}{R_L} \right) V_{DD} = \frac{V_{DD}^2}{R_L}$$

اگر بطور متوسط نیمی از اوقات گیت در حالت وصل و در نیمی دیگر در حالت قطع باشد، متوسط توان مصرفی

ایستا برابر با $\frac{V_{DD}^2}{2R_L}$ خواهد بود.

برای محاسبه اتلاف توان پویا، که در لحظات تغییر حالت خروجی اتفاق می افتد، معکوس کننده شکل ۳-۶ را در حالتی در نظر بگیرید که خازن بار C_L را تحریک می کند. فرض کنید در $t=0$ ورودی بالا، کلید بسته و خازن دشارژ باشد. اگر در $t=0$ خروجی به وضعیت پائین تغییر حالت دهد، کلید باز شده و V_o به صورت نمائی به سمت V_{DD} می رود. اگر جریان گذرنده از مقاومت R_L با i نشان داده شود، انرژی که از منبع کشیده می شود برابر است با:

$$W = \int V_{DD} i dt = V_{DD} \int i dt = V_{DD} \int dQ = V_{DD} Q$$

Q بار خازن است و چون $Q = C_L V_{DD}$ است، بنابراین:

$$W = C_L (V_{DD})^2 \quad (3-1)$$

چون در ابتدا انرژی ذخیره شده در خازن صفر بوده و در انتها به مقدار $\frac{1}{2} C_L V_{DD}^2$ می رسد، بنابراین نتیجه می شود که نیمی از انرژی کشیده شده از منبع در مقاومت R_L تلف شده است یعنی:

$$W_{RL} = \frac{1}{2} C_L V_{DD}^2 \quad (3-2)$$

اگر دوباره ولتاژ ورودی به وضعیت بالا (High) برگردد، کلید بسته شده و انرژی ذخیره شده در خازن در R_{on} کلید تخلیه شده و تلف می شود. بنابراین در یک تناوب کامل به اندازه $W_{RL} + W_{Ron}$ یا $\frac{1}{2} C_L V_{DD}^2 + \frac{1}{2} C_L V_{DD}^2 = C_L V_{DD}^2$ اتلاف توان پویا داریم. اگر فرکانس سوئیچینگ معکوس کننده برابر با f باشد، به لحاظ اینکه پریود برابر است با $\frac{1}{f}$ است و $\frac{\text{انرژی}}{\text{زمان}} =$ توان است، بنابراین توان تلف شده پویا از فرمول ۳-۳ به دست می آید

$$\text{Dynamic power Dissipation} = f C_L V_{DD}^2 = \text{توان تلف شده پویا} \quad (3-3)$$

این توان مجموع توانها تلف شده در مقاومت های R_{on}, R_L می باشد.

ظرفیت ورودی (fan-in) و ظرفیت خروجی (fan-out):

ظرفیت ورودی یک گیت برابر با تعداد ورودیهای آن است. مثلاً برای یک گیت NOR با پنج ورودی، ظرفیت ورودی برابر با ۵ می باشد. ظرفیت خروجی ماکزیمم تعداد گیت‌های مشابهی است که یک گیت می تواند با حفظ مشخصه های خود آنها را تحریک کند. مثلاً Fan out آی سی های TTL ده می باشد. با توجه به اینکه جریان

خروجی مدار در دو حالت بالا و پایین متفاوت است و همچنین جریان ورودی لازم توسط مدارها نیز در این دو حالت اختلاف دارند، بنابراین بایستی ظرفیت خروجی هر گیت در دو حالت بالا و پایین به طور مجزا محاسبه شده و کمترین این دو مقدار به عنوان ظرفیت در نظر گرفته شود.

$$N_{High} = \frac{I_{out}(High)}{I_{IN}(High)} \quad N_{LOW} = \frac{I_{out}(Low)}{I_{IN}(Low)}$$

$$N = Fan - out = \min(N_{High}, N_{Low}) \quad (3-4)$$

در روابط فوق، $I_{out}(High)$ مقدار جریان خروجی گیت تحریک کننده در حالت بالا $I_{out}(Low)$ مقدار جریان خروجی گیت تحریک کننده در حالت پایین $I_{IN}(High)$ مقدار جریان ورودی گیت تحریک شونده در حالت بالا و $I_{IN}(Low)$ مقدار جریان ورودی گیت تحریک شونده در حالت پایین است.

مثال اگر $I_{IN}(Low) = 2/43 mA$, $I_{out}(High) = 71/4 mA$, $I_{out}(Low) = 54/3 mA$ و $I_{IN}(High) = 98/9 \mu A$ باشد تعداد Fan-out را حساب کنید.

حل:

$$N_{High} = \frac{71/4 mA}{98/9 \mu A} \cong 721, \quad N_{Low} = \frac{54/3 mA}{2/43 mA} \cong 22$$

یعنی برای خروجی بالا تعداد ۷۲۱ آی سی از همین نوع به این مدار می تواند وصل شود و برای خروجی پایین تعداد ۲۲ آی سی از همین نوع می تواند به این مدار وصل شود بنابراین در مجموع ظرفیت خروجی این گیت برابر با کمترین این دو مقدار یعنی ۲۲ است.

تاخیر انتشار (Propagation delay):

به علت پویا بودن عملکرد عناصر مدار از نظر ترانزیستورهای دو قطبی کلید معکوس کننده به صورت آنی به سیگنال کنترلی V_i پاسخ نمی دهد. علاوه بر آن ظرفیت، بار واقع در خروجی معکوس کننده سبب می شود که شکل موج V_o به صورت پالس ایده آل نباشد.

شکل ۳-۱۰ پاسخ یک معکوس کننده را به پالس ورودی با زمان صعودی و نزولی محدود نشان می دهد. همچنین بین پالسهای ورودی و خروجی تاخیر وجود دارد. زمان بین نقاط ۵۰٪ شکل موج های ورودی و خروجی در لبه های بالا رونده و پایین رونده را زمان تاخیر گویند این زمانها با t_{PHL} (نشان دهنده تغییر از بالا و پایین خروجی است) و t_{PLH} (نشان دهنده تغییر حالت از پایین به بالای خروجی) است مشخص می شوند. تاخیر انتشار t_p میانگین این دو زمان است.

$$t_p = \frac{1}{2}(t_{PHL} + t_{PLH}) \quad (3-5)$$


در شکل ۳-۱۰ زمان های t_{THL} , t_{TLH} , t_f , t_r مشاهده می شوند که به ترتیب زمان صعود (rise time) زمان نزول (fall time)، زمان لازم برای تغییر وضعیت خروجی از پایین به بالا و زمان لازم برای تغییر وضعیت خروجی از بالا و پایین می باشند و به صورت زیر تعریف می شوند:

الف- زمان صعودی مدت زمان لازم برای رسیدن ورودی از ۱۰٪ به ۹۰٪ مقدار نهائی خود است.

ب- زمان نزول مدت زمان لازم برای رسیدن ورودی از ۹۰٪ به ۱۰٪ مقدار نهائی خود است.

پ- t_{TLH} زمان لازم برای رسیدن خروجی از ۱۰٪ به ۹۰٪ مقدار نهائی خود می باشد.

ت- t_{THL} مدت زمان لازم برای رسیدن خروجی از ۹۰٪ به ۱۰٪ مقدار نهائی خود می باشد.



شکل ۳-۱۰: تعریف تاخیر انتشار و زمان های صعود و نزول (t_f , t_r)

منطق دیود مقاومت (RDL, Resistor Diode Logic):


این مدارات فقط از دیود و مقاومت ساخته شده و ساده ترین مدارهای منطقی است. گیتهای AND و OR با این خانواده درست می شود.


گیت AND دیودی:

شکل ۴-۶ (الف) گیت AND خانواده RDL را نشان می دهد. اگر هر کدام از ورودی های V_{IN} کمتر از مقدار ولتاژ $V_{DC} - V_D(oN)$ باشد، دیود مربوط به آن ورودی روشن شده و $V_{OUT} = V_{IN} + V_D$ می شود $V_D(oN)$ ولتاژ آستانه روشنی دیود است و برای دیودهای از جنس سیلیکون حدود 0.7 ولت است. برای $V_{OUT} = V_D(oN) = V_{OL}, V_{IN} = 0$ می شود و جریان R چنین است:

$$I_R = \frac{V_{DC} - V_{OUT}}{R} = \frac{V_{DC} - V_D(oN) - V_{IN}}{R}$$

وقتی که همه ورودی ها بزرگتر از $V_{DC} - V_D(oN)$ شوند، همه دیودها خاموش شده و جریان مقاومت R مساوی صفر شده و $V_o = V_{OH} = V_{DC}$ می شود.





شکل ۴-۷: گیت OR دیودی

گیت OR دیودی

شکل ۴-۷ یک گیت OR خانواده RDL را نشان می دهد. وقتی همه ورودیها کمتر از $V_D(ON)$ باشند، همه دیودها قطع هستند و داریم:

$$V_{OUT} = 0 = V_{OL}$$

اگر هر کدام از ورودیها بزرگتر از $V_D(ON)$ باشند، جریانی از R عبور خواهد کرد و ولتاژ خروجی چنین خواهد شد:


$$V_{OUT} = V_{IN} - V_D(ON)$$

منطق های NMOS و CMOS

منطق NMOS:

پایه سازی مدارهای دیجیتالی با استفاده از روش های مختلف و به کار بردن آی سی هائی از خانواده های مختلف امکان پذیر است. در میان آنها تکنولوژی MOS در حال حاضر بیش از سایر تکنولوژی ها مورد استفاده قرار می گیرد. لذا در ادامه مباحث به بررسی و تحلیل مدارهای مبتنی بر NMOS می پردازیم. چنانچه قبلاً عنوان شد واحد سازنده اصلی مدارهای منطقی، معکوس کننده است.


معکوس کننده با بار مقاومتی (Resistor- Loaded NMOS Inverter):



در شکل ۱-۶ یک مدار معکوس کننده NMOS با بار مقاومتی مشاهده می کنید. اگر به ورودی معکوس کننده ورودی صفر اعمال شود (صفر ولت که معادل صفر منطقی نیز هست)، در این صورت ترانزیستور NMOS خاموش خواهد بود و خروجی مساوی V_{DD} است. اگر به ورودی «یک» اعمال کنیم (مثلاً ۵ ولت) NMOS روشن خواهد بود و در این موقع V_{out} نزدیک به V_{SS} یا تقریباً صفر خواهد بود.


شکل ۱-۶: مدار معکوس کننده NMOS با بار مقاومتی

شکل کلی مدارهای NMOS مبتنی بر بار مقاومتی مطابق شکل ۵-۶ است. در بخش پائین بر مدار (Pull Down Network) از ترانزیستورهای NMOS برای ساختن تابع استفاده می شود.




شکل ۵-۶: شکل کلی مدارهای NMOS با بار مقاومتی

نکته قابل ذکر این است، که این مدارهایی که با NMOS ساخته می شوند از نوع معکوس کننده (مکمل) هستند. در صورت عدم وجود مکمل در شکل تابع، می توان نخست مکمل تابع ($\bar{F}$) را تولید کرده و سپس خروجی آن را از یک گیت NOT عبور دهیم تا تابع موردنظر (F) به دست آید.



شکل ۳-۶: گیت NOR دو ورودی با NMOS




شکل ۴-۶: گیت NAND دو ورودی با NMOS

انواع گیت با استفاده از NMOS با بار مقاومتی:


شکل ۳-۶ یک گیت NOR دو ورودی که با NMOS با بار مقاومتی ساخته شده است را نشان می دهد. اگر ولتاژ هر یک از پایانه های ورودی بالا باشد (در حالت «یک» باشد)، آنگاه ترانزیستور متناظرش وصل بوده (در حالت اشباع بوده) و ولتاژ خروجی پائین است (در حالت «صفر» است). در واقع اگر هر یک از ترانزیستورها روشن باشد (وصل باشد) درین آن به سورس وصل بوده و ولتاژ نقطه F صفر خواهد بود. اگر ولتاژ هر دو ورودی نیز بالا باشد، هر دو ترانزیستور وصل بوده و باز هم ولتاژ خروجی پائین است. ولتاژ خروجی تنها هنگامی بالاست که دو ورودی همزمان پائین باشند. در این حالت هر دو ترانزیستور قطع بوده و $V_Y = V_{DD}$ است (در حالتی که هر دو NMOS خاموش هستند، جریانی از R_L عبور نمی کند و این مقاومت افت ولتاژی نداشته و ولتاژ خروجی مدار برابر با V_{DD} است). بنابراین رابطه خروجی با ورودیهای این مدار را می توان با عبارت بولی $Y = \overline{A+B}$ بیان کرد. با افزایش تعداد ترانزیستورهای ورودی می توان ظرفیت ورودی این گیت را افزایش داد و رابطه کلی تر $Y = \overline{A+B+C+\dots}$ را بدست آورد.

در شکل ۴-۶ یک گیت NAND دو ورودی مشاهده می شود. در این گیت ترانزیستورها به صورت سری قرار گرفته اند و خروجی تنها هنگامی پائین است، که ترانزیستورها هر دو وصل باشند و این وقتی حاصل می شود که هر دو ورودی همزمان بالا باشند. بنابراین $Y = \overline{AB}$ یا $\overline{Y} = AB$ رابطه خروجی با ورودیهاست.

مثال تابع $F = \overline{(A + BC)}$ را پیاده کنید.



شکل ۷-۶: ساختن گیت OR با استفاده از گیت NOR و گیت NOT





ساخت تابع $\overline{A + BC}$

مثال تابع $F = \overline{AB + (\overline{C + D}) + E}$ را پیاده سازی کنید.

حل: ابتدا $\overline{C + D}$ را پیاده سازی کرده و سپس کل تابع را پیاده می کنیم.

$$X = \overline{C + D} \Rightarrow F = \overline{AB + X + E}$$





شکل ۱۱-۶: معکوس کننده NMOS افزایشی

معکوس کننده NMOS با بار افزایشی:

با قرار دادن یک ترانزیستور NMOS همیشه اشباع به جای بار مقاومتی، نوع دیگری از معکوس کننده NMOS به نام افزایشی حاصل می شود. بار این نوع معکوس کننده، که در شکل ۱۱-۶ نشان داده شده است، یک ترانزیستور NMOS است که گیت آن به درین متصل شده است. برای ترانزیستور بار روابط زیر برقرار است:


$$V_{G_L} = V_{D_L} \Rightarrow V_{G_L} - V_{S_L} = V_{D_L} - V_{S_L}$$

$$V_{G_{S_L}} = V_{D_{S_L}}, V_{G_{S_L}} - V_{t_L} < V_{D_{S_L}}$$

روابط فوق حاکی از این است که ترانزیستور n_L همواره در حالت اشباع قرار دارد.

معکوس کننده NMOS با بار کاهشی:


در این معکوس کننده، که در شکل ۱۳-۶ نشان داده شده است، یک ترانزیستور تخلیه ای نقش بالابر را ایفا می کند. توجه کنید NMOS تخلیه ای ولتاژ آستانه منفی دارد.



شکل ۱۳-۶: معکوس کننده NMOS با بار تخلیه ای

معکوس کننده NMOS با بار کاهشی سطح کمتری روی تراشه اشغال کرده و حاشیه نویز بیشتر (تأثیر کمتر نویز) و سرعت کار نسبتاً بالاتری نسبت به معکوس کننده دارای بار افزایشی دارد. این مزایا باعث می شود، که تمام مدارهای منطقی و حافظه های NMOS از تکنولوژی بار کاهشی استفاده کنند. ساخت مدارهای منطقی NMOS ساده است و سطح تراشه کوچکی لازم دارد و بنابراین با چگالی خیلی زیادی روی تراشه ساخته می شود و مجتمع سازی در سطح بالائی صورت می گیرد. مهم ترین کاربرد NMOS در طراحی مدارهای مجتمع نظیر ریز پردازنده ها و حافظه ها با دستیابی تصادفی است. در این کاربردها توانایی کم NMOS در تحریک بار، یک نقص جدی برای این خانواده به شمار نمی آید. اما این موضوع باعث می شود، که استفاده از NMOS در طراحی سیستم های دیجیتال متداول عملی نباشد. بنابراین آی سی های منطقی NMOS برخلاف CMOS و TTL در بازار موجود نیستند.

معکوس کننده CMOS:



شکل ۱۴-۶: معکوس کننده CMOS

این مدار یکی از معروف ترین و رایج ترین روش های پیاده سازی مدارهای دیجیتال است، که دارای مزایا و ویژگی های خاصی است. از مهمترین مشخصه این منطق تولید صفر و یک خوب و قابل اطمینان و عدم وجود توان مصرفی ایستا (DC) است.

معکوس کننده CMOS در شکل ۱۴-۶ نشان داده شده است، که در آن از دو MOSFET افزایشی NMOS و PMOS استفاده شده است. فرض بر این است، که بدنه هر ترانزیستور به سورس آن وصل شده است و بنابراین اثر بدنه وجود ندارد. در اینجا Q_N ترانزیستور محرک و Q_P ترانزیستور بار است. ولی چون مدار متقارن است، می توانیم عکس این فرض را داشته باشیم.

عملکرد مدار:


وقتی که $V_{in} = V_{DD}$ (ولتاژ ورودی بالا باشد)، Q_N خاموش است و جریان دو ترانزیستور تقریباً صفر است. یعنی اتلاف توان در مدار خیلی کم است. بنابراین با ورودی «یک» خروجی «صفر» است. وقتی که $V_{in} = 0V$ (ولتاژ ورودی پائین است) باشد، Q_N خاموش و Q_P روشن می شود و خروجی را به سطح ولتاژ V_{DD} (خروجی بالا) می رساند. جریان دو ترانزیستور هنوز نزدیک صفر است، بنابراین اتلاف توان در این مدار در هر دو حالت خیلی کم است.

NMOS view:

- $V_{in} = V_{GS}$
- $V_{out} = V_{DS}$

PMOS view:


- $V_{in} = V_{GS} + V_{DD}$
- $V_{out} = V_{DS} + V_{DD}$



	Cutoff	Linear/res.	Saturation
NMOS	$V_{in} < V_{Tn}$	$V_{in} - V_{Tn} > V_{out}$ $V_{in} > V_{Tn}$	$V_{in} - V_{Tn} < V_{out}$ $V_{in} > V_{Tn}$
PMOS	$V_{in} - V_{DD} > V_{Tp}$	$V_{in} - V_{Tp} < V_{out}$ $V_{in} - V_{DD} < V_{Tp}$	$V_{in} - V_{Tp} > V_{out}$ $V_{in} - V_{DD} < V_{Tp}$


مدارهای گیت CMOS:

به دلیل اهمیت طراحی مدار با استفاده از CMOS، در این بخش جزئیات آن بررسی می شود. یک مدار CMOS شامل دو بخش بالابر و پائین بر است. بخش بالابر آن با ترانزیستورهای PMOS و بخش پائین بر با ترانزیستور NMOS ساخته می شود. بخش بالابر دوگان (Dual) بخش پائین بر است و بخش پائین بر مطابق با شکل توابع اصلی ساخته می شود. شکل ۱۶-۶ دیاگرام بلوکی این سیستم را نشان می دهد.



شکل ۱۶-۶: شکل کلی مدارهای CMOS

تبصره: برای به دست آوردن دوگان یک تابع AND ها به OR و برعکس تبدیل می شوند. متغیرهای مکمل دار نیز بدون تغییر باقی می مانند.




شکل ۱۷-۶: ساختن گیت NOR با CMOS

مدارهای گیت های CMOS با گسترش مدار اصلی معکوس کننده به دست می آیند. شکل ۱۷-۶ یک گیت NOR دو ورودی است. به ازاء افزایش تعداد هر ورودی باید یک ترانزیستور n و یک ترانزیستور P به مدار اضافه کرد. بنابراین CMOS نسبت به NMOS سطح سیلیسیم بیشتری نیاز دارد، چون در NMOS به ازاء هر ورودی اضافی تنها یک ترانزیستور اضافه می شود.

خروجی مدار شکل ۱۷-۶ هنگامی بالا است، که P_A و P_B همزمان روشن باشند و این نیز وقتی اتفاق می افتد، که هر دو ورودی همزمان پائین باشند. اگر یکی از ورودیها یا هر دو ورودی بالا باشند، خروجی پائین خواهد بود. بنابراین رابطه خروجی با ورودیها به صورت $Y = \overline{A+B}$ است، که تابع منطقی NOR می باشد.

مثال تابع $Z = \overline{AB + C}$ را با CMOS بسازید.

حل: بخش بالابر باید دوگان بخش پائین بر باشد، لذا دوگان تابع را به دست می آوریم:
 $\text{Dual}(AB+C) = (A+B).C$



مثال پیاده سازی تابع $Z = \overline{(A+B).C + E.(F+G)}$ با منطق CMOS:

حل: روش اول:

$$Dual\left(\overline{(A+B).C + E.(F+G)}\right) = \left(\overline{(A.B) + C}\right)(E + \overline{F.G})$$


به دلیل این که در مدار تعداد ۶ متغیر وجود دارد لذا ۱۲ ترانزیستور لازم دارد. همچنین در این تابع سه متغیر نیز به صورت مکمل شده است، که برای تولید این مکملها نیز ۶ ترانزیستور مورد لزوم است (جمعاً ۱۸ ترانزیستور)

روش دوم: تابع را به صورت زیر در نظر می گیریم:


$$Z = \overline{(A+B).C + E.X} \quad \text{که} \quad x = \overline{F.G} = \overline{F} + \overline{G}$$

$$Dual\left(\overline{(A+B).C + EX}\right) = \left(\overline{(A.B) + C}\right)(E + X)$$

مدار به صورت شکل ۲۰-۶ می باشد، که در آن ۴ ترانزیستور در طبقه اول، ۱۰ ترانزیستور در طبقه دوم و ۲ ترانزیستور نیز برای تولید مکمل C از خود C مورد نیاز است (جمعاً ۱۶ ترانزیستور).



پیاده سازی با روش اول




شکل ۶-۲۰: پیاده سازی با روش دوم (دو مرحله ای)

روش دوم: تابع را به صورت زیر در نظر می گیریم:

$$Z = \overline{[(A+B).\bar{C} + E.X]} \text{ که } x = \overline{F.G} = \overline{F} + \overline{G}$$

$$Dual((A+B).\bar{C} + EX) = ((A.B) + \bar{C})(E + X)$$

مدار به صورت شکل ۶-۲۰ می باشد، که در آن ۴ ترانزیستور در طبقه اول، ۱۰ ترانزیستور در طبق دوم و ۲ ترانزیستور نیز برای تولید مکمل C از خود C مورد نیاز است (جمعاً ۱۶ ترانزیستور).



شکل ۶-۲۱: پیاده سازی تابع XoR

مثال گیت CMOS XOR :

عملکرد گیت XOR مطابق با جدول صحت ۴-۶ است.

جدول ۴-۶: جدول صحت تابع XoR

B	A	$A \oplus B = A\bar{B} + \bar{A}B$
۰	۰	۰
۰	۱	۱
۱	۰	۱
۱	۱	۰

در این روش ابتدا تابع F را که به صورت زیر تعریف می شود پیاده کرده و خروجی مدار حاصل را معکوس می کنیم (شکل ۶-۲۱):

$$F = \overline{A\bar{B} + \bar{A}B}$$

تحلیل عملکرد یک مدار CMOS در حالت انتقال (نقطه کاری)

مشخصات هندسی و پارامترها:

 $\frac{W_P}{L_P} = \frac{25\mu m}{10\mu m}$, $\frac{W_N}{L_N} = \frac{10\mu m}{10\mu m}$, $k_p = 2.5 \times 10^{-4} A/V^2$, $V_{TP} = -1V$, $V_{TN} = 1V$

(الف) برای V_{OH} (حالت خروجی بالا):

 در این حالت، خروجی مدار به ولتاژ بالا V_{OH} می‌رسد. در این حالت، ترانزیستور PMOS در ناحیه اشباع و NMOS در ناحیه خطی قرار دارد.

 معادله شارژ برای PMOS:

$$I_{D_P} = k_p \left[(V_{GS_P} - V_{TP})^2 \right]$$
 معادله شارژ برای NMOS:

$$I_{D_N} = k_n \left[(V_{GS_N} - V_{TN}) (V_{DS_N} - \frac{V_{DS_N}}{2}) \right]$$
 در این حالت، $V_{GS_P} = V_{DD} = 5V$ و $V_{GS_N} = V_{OH}$. همچنین $V_{DS_P} = V_{OH} - V_{DD} = 0$ و $V_{DS_N} = V_{OH}$.

 با فرض اینکه $I_{D_P} = I_{D_N}$ ، داریم:

$$k_p (V_{DD} - V_{TP})^2 = k_n (V_{OH} - V_{TN}) (V_{OH} - \frac{V_{OH}}{2})$$
 با جایگذاری مقادیر:

$$2.5 \times 10^{-4} (5 - (-1))^2 = 10^{-4} (V_{OH} - 1) (V_{OH} - \frac{V_{OH}}{2})$$

$$2.5 (6)^2 = (V_{OH} - 1) (V_{OH} - \frac{V_{OH}}{2})$$

$$90 = (V_{OH} - 1) (\frac{V_{OH}}{2})$$

$$180 = V_{OH}^2 - 2V_{OH}$$

$$V_{OH}^2 - 2V_{OH} - 180 = 0$$
 حل این معادله درجه دوم:

$$V_{OH} = \frac{2 \pm \sqrt{4 + 720}}{2} = \frac{2 \pm 26.83}{2}$$
 پس $V_{OH} = 14.41V$ (که ناممکن است) یا $V_{OH} = -12.41V$ (که ناممکن است).

 در واقع، در این حالت، خروجی به ولتاژ بالا $V_{OH} = V_{DD} = 5V$ می‌رسد.

(ب) برای V_{OL} (حالت خروجی پایین):

 در این حالت، خروجی مدار به ولتاژ پایین V_{OL} می‌رسد. در این حالت، ترانزیستور PMOS در ناحیه خطی و NMOS در ناحیه اشباع قرار دارد.

 معادله شارژ برای PMOS:

$$I_{D_P} = k_p \left[(V_{GS_P} - V_{TP}) (V_{DS_P} - \frac{V_{DS_P}}{2}) \right]$$
 معادله شارژ برای NMOS:

$$I_{D_N} = k_n \left[(V_{GS_N} - V_{TN})^2 \right]$$
 در این حالت، $V_{GS_P} = V_{DD} = 5V$ و $V_{GS_N} = V_{OL}$. همچنین $V_{DS_P} = V_{DD} - V_{OL}$ و $V_{DS_N} = V_{OL}$.

 با فرض اینکه $I_{D_P} = I_{D_N}$ ، داریم:

$$k_p (V_{DD} - V_{TP}) (V_{DD} - V_{OL} - \frac{V_{DD} - V_{OL}}{2}) = k_n (V_{OL} - V_{TN})^2$$
 با جایگذاری مقادیر:

$$2.5 \times 10^{-4} (5 - (-1)) (5 - V_{OL} - \frac{5 - V_{OL}}{2}) = 10^{-4} (V_{OL} - 1)^2$$

$$2.5 (6) (\frac{5 + V_{OL}}{2}) = (V_{OL} - 1)^2$$

$$7.5 (5 + V_{OL}) = (V_{OL} - 1)^2$$

$$37.5 + 7.5V_{OL} = V_{OL}^2 - 2V_{OL} + 1$$

$$V_{OL}^2 - 9.5V_{OL} - 36.5 = 0$$
 حل این معادله درجه دوم:

$$V_{OL} = \frac{9.5 \pm \sqrt{90.25 + 146}}{2} = \frac{9.5 \pm 15.8}{2}$$
 پس $V_{OL} = 12.65V$ (که ناممکن است) یا $V_{OL} = -3.15V$ (که ناممکن است).

 در واقع، در این حالت، خروجی به ولتاژ پایین $V_{OL} = 0V$ می‌رسد.

$$I_{Dp} = \frac{k_p}{2} (v_{GSp} - v_{tp})^2 = \frac{k_p}{2} (v_{in} - v_{DD} - v_{tp})^2$$

$$I_{Dn} = \frac{k_n}{2} (v_{GSn} - v_{tn})^2 = \frac{k_n}{2} (v_{in} - 0 - v_{tn})^2$$

$$I_{Dp} = I_{Dn} \rightarrow \frac{k_p}{2} (v_{in} - 5 + 1)^2 = \frac{k_n}{2} (v_{in} - 1)^2 \rightarrow v_{in} = 2.5 \text{ V}$$

$$\frac{dv_{DD}}{dv_{in}} = -1$$

$$v_{DD} = v_{GS} - v_{tp} = v_{GS} - v_{tn} - v_{tp}$$

$$I_{Dn} = \frac{k_n}{2} (v_{GSn} - v_{tn})^2$$

$$I_{Dp} = k_p \left[(v_{GSp} - v_{tp}) v_{DDp} - \frac{v_{DDp}^2}{2} \right]$$

$$I_{Dn} = I_{Dp} \rightarrow \frac{k_n}{2} (v_{in} - 1)^2 = k_p \left[(v_{in} - 5 + 1)(v_{DD} - 5) - \frac{(v_{DD} - 5)^2}{2} \right]$$

$$\frac{dv_{DD}}{dv_{in}} = -1$$

$$v_{in} = 2.725 \text{ V}$$

در این مدار به جای یک ترانزیستور PMOS یک ترانزیستور NMOS قرار داده ایم و به جای یک ترانزیستور NMOS یک ترانزیستور PMOS قرار داده ایم. در این مدار به جای یک ترانزیستور PMOS یک ترانزیستور NMOS قرار داده ایم و به جای یک ترانزیستور NMOS یک ترانزیستور PMOS قرار داده ایم.

$$\begin{aligned}
 & \frac{dV_o}{dV_{in}} = 1 \\
 & I_{Dp} = \frac{k_p}{2} (V_{GSp} - V_{thp})^2 \\
 & I_{Dn} = \frac{k_n}{2} (V_{GSn} - V_{thn})^2 \\
 & I_{Dp} = I_{Dn}
 \end{aligned}$$

$$I_{Dp} = I_{Dn} \Rightarrow \frac{k_p}{2} (V_{in} - 1)^2 = \frac{k_n}{2} \left[(V_{in} - 1)V_o - \frac{V_o^2}{2} \right]$$

$$\frac{dV_o}{dV_{in}} = 1 \Rightarrow \frac{dV_o}{dV_{in}} = 1$$

$$V_{IH} = 2.875 \text{ V}$$

$$\begin{aligned}
 V_{NH} &= V_{OH} - V_{IH} = 5 - 2.875 = 2.125 \text{ V} \\
 V_{NL} &= V_{IL} - V_{OL} = 2.875 - 0 = 2.875 \text{ V}
 \end{aligned}$$


$$P_s = \frac{V_{DD} \times (I_{OH} + I_{OL})}{2} = \frac{5 \times 0 + 0}{2} = 0$$

پایه سازی گیت‌ها با ترانزیستورهای دوپله‌ای (BJT) :

در قسمت قبل گیت‌های مختلف با ترانزیستورهای MOS پایه سازی کردیم. در اینجا می‌خواهیم این گیت‌ها را با ترانزیستورهای BJT پایه سازی کنیم. در ادامه منطق زیر را خواهیم دید:

RTL و DTL و TTL


۱- منطق RTL : در این منطق از مقاومت در ترانزیستور استفاده می‌کنند. مکتوس کننده‌ی پایه در این منطق به صورت زیر است :



هنگامیکه ورودی Low است ترانزیستور خاموش است و جریان از RC نمی‌گذرد. (وقتی ترانزیستور خاموش باشد مثل کلید باز است.) و خروجی high خواهد بود.

هنگامیکه ورودی high است ترانزیستور به سمت اشباع رفته و خروجی به زمین وصل شده و در نتیجه Low خواهد بود (ترانزیستور مثل کلید بسته است و خروجی به زمین وصل است.)

به دست آوردن نقاط بزرگ منحنی انتقال ولتاژ



V_{OH} (حداکثر خروجی) : در این حالت ورودی V_{IL} است
 $V_{IL} \Rightarrow Q_0: oFF \Rightarrow I_C = 0 \Rightarrow v_{out} = v_{cc} - \beta I_C$
 $\Rightarrow V_{OH} = v_{cc}$

2. V_{IL} ، با افزایش ورودی ترانزیستور به سمت روشن شدن می رود. وقتی ورودی به $V_{BE(on)}$ می رسد

با روشن شدن ترانزیستور خروجی شروع به کاهش می کند.

$$V_{IL} = v_{in} = V_{BE(on)}$$

3. V_{OL} : اگر ورودی را بیشتر افزایش دهیم ترانزیستور به سمت ناحیه اشباع می رود. هر چه ورودی را افزایش دهیم ثابت می ماند.

$$v_{out} = V_{OL} = v_{CE(SAT)}$$

ابتدا فرض می‌کنیم در استیج یک KVL در خروجی نوشتیم.
و چون در مرز صحت یک KVL نیز در ورودی نوشتیم.


$Q_0: \text{SAT} \Rightarrow$

$$I_C = \frac{V_{CC} - V_{CE(\text{SAT})}}{R_C}$$

$$Q_0: \text{LIN} \Rightarrow I_B = \frac{I_C}{\beta} = \frac{V_{CC} - V_{CE(\text{SAT})}}{\beta R_C}$$


$$\text{KVL: } V_{in} = V_{IH} = R_B I_B + V_{BE(\text{on})}$$

$$= \frac{R_B}{\beta R_C} (V_{CC} - V_{CE(\text{sat})}) + V_{BE(\text{on})}$$



OR



$$V_{out} = V_{in1} + V_{in2} + \dots + V_{inn}$$



NAND

$$V_{out} = V_{in1} \cdot V_{in2} \cdot \dots \cdot V_{inn}$$


۲- منطق DTL: در این منطق از دیود نیز استفاده می شود.



گیت NAND :

۲- منطق TTL: جریان منطق به جای دو دیود D_I و D_L از یک ترانزیستور استفاده می‌شود.


* (دو دیود پشت به پشت یک ترانزیستور است.)



هنگامیکه ورودی Low است Q_1 به سمت اشباع رفته و
 جریان Q_2 را می‌کشد آن را قطع می‌کند در نتیجه خروجی
 high خواهد شد. هنگامیکه ورودی high است،
 Q_1 در حالت فعال می‌گردد و در Q_2 اشباع می‌کند و خروجی
 Low خواهد شد.

میدان آوردن نقاط هم منفر اتصال و آن


۱. V_{OH} : همانند دردی Low است ،



$$V_{IL} = Q_1 : SAT \text{ و } Q_0 : OFF \Rightarrow I_{C0} = 0$$

$$\Rightarrow V_{OUT} = V_{OH} = V_{CC} - R_C I_C = V_{CC}$$

۲. V_{IL} : با افزایش دردی Q_1 هم فیلد اشباع شود و Q_0 شروع به روشن شدن میکند.



$$-V_{in} - V_{CEI}(SAT) + V_{BE}(FA) = 0$$

$$\Rightarrow V_{in} = V_{IL} = V_{BE0}(FA) - V_{CEI}(SAT)$$

۳. V_{IH} : اگر دردی را افزایش دهیم Q_0 از حالت خطی به اشباع میرود. با KVL در سیر مدار داریم.

$$-V_{in} - V_{CEI}(SAT) + V_{BE0}(SAT) = 0$$


$$\Rightarrow V_{in} = V_{IH} = V_{BE0}(SAT) - V_{CEI}(SAT)$$

۴. V_{OL}

$$V_{OUT} = V_{OL} \approx V_{CE0}(SAT)$$



گیت NAND : گیت NAND به وسیله یک ترانزیستور دارای چند امپدانس و به آن ترانزیستور حالتی اخیر میگویند ، انجام می شود :





هرگز نمیرد آن که دلش زنده شد به عشق
ثبت است بر جریده عالم دوام ما